鉭電極與鈦酸鍶鋇薄膜電容之可靠性與製程整合研究

(1)

國立交通大學

材料科學與工程系所

鉭電極與鈦酸鍶鋇薄膜電容之可

靠性與製程整合研究

The Study on the Reliability and Process

Integration of Ta Electrodes and Ba

_x

Sr

_1-x

TiO

₃

Thin Film Capacitors

研究生：李建財

指導教授：朝春光教授

吳文發博士

(2)

致謝

在碩士的兩年期間，承蒙許多人在許多事情上的幫助，也因此認識很多人。碩一大多時間都是在修課，也認識一群同學，在課餘時間可以聊天、消磨時間。而與家茵承接實驗室的計畫，在實驗上受到實驗室的學長及同學的幫忙，實驗得以順利進行！尤以陳仁君學長與涂老師實驗室的學長在電化學的實驗上幫助甚多，特此感謝。而對於畢業論文，我特別感謝朝春光老師與吳文發博士在實驗上的指導，讓我在實驗上得以順利進行。此外，蔡國強學長在實驗上細心的教導，也是功不可沒！我從他身上學習到許多東西，如實驗規劃、預期實驗結果及實驗的探討等，這對以後的生涯都是很有幫助的！最後，要感謝的人有NDL的同學們與趙子綾大姐，有他們的幫助，我的實驗也才能順利進行。還有要感謝林貞君學姐、王寶明學長及清大蔡小姐在AES實驗的幫助。此外，也要謝謝吳岳翰學長在TEM試片準備上提供許多幫助，真的很感謝許多人的幫忙才得以完成這本論文，否則這本論文無以撥雲見日。

(3)

中文摘要

本論文係採用射頻濺鍍的方式，在不同射頻瓦數(500 W, 700 W及

1000 W) 及工作氣氛 (Ar/O2 = 50/0, 40/10) 下，沉積鈦酸鍶鋇

(BaxSr1-xTiO3 ； BST) 薄膜於 Ta/SiO2/Si 、 Cu/TaN/SiO2/Si 及

Ta/Cu/TaN/SiO2/Si基材上。經不同條件的退火處理與電漿處理後，製備金屬-絕緣體-金屬(metal-insulator-metal；MIM)結構，探討可靠性與整合製程的性質。實驗結果發現隨著射頻瓦數越高，表面粗糙度越低，Ta/BST(1000 W、Ar/O2 = 50/0)/Ta結構的漏電流在 1 MV/cm的電場下更可達到 1×10-8 A/cm2。此外，漏電流的對稱性也隨著射頻瓦數增加而變好，顯示射頻瓦數愈高，較不受到界面粗糙度的影響。從歐傑縱深成分分析的結果，經退火 400℃後，鉭底電極與BST薄膜間所形成的氧化鉭 (Ta2O5)很薄。而經退火 500℃後，則形成一層較厚的Ta2O5，並對漏電流機制與電容密度的影響很大。在漏電流機制上，預沉積BST薄膜(500 W、Ar/O2 = 50/0)及BST薄膜 (500 W、 Ar/O2 = 50/0) 經退火 400℃ 後在低電場時屬 Schottky emission，而高電場則是Poole-Frenkel effect主導。BST薄膜(500 W、

Ar/O2 = 50/0)經退火 500℃後，則為介電鬆弛電流(dielectric relaxation

(4)

亦屬dielectric relaxation current。

而 BST/Cu 結構在退火 400℃後有產生 hillocks，顯示銅已擴散至表面，但 BST/Ta/Cu 在退火 400℃後並無產生 hillocks 且銅沒有向上擴散，此因鉭能阻礙氧擴散並抵擋銅擴散。在漏電流機制，Cu/BST/Cu 與 Cu/Ta/BST/Ta/Cu 在低電場下為 Schottky emission，高電場下則為 Poole-Frenkel effect 主導。

(5)

Abstract

The deposited method in this thesis was adopted the R.F sputtering. The BaxSr1-xTiO3 (BST) thin films were deposited on the Ta/SiO2/Si, Cu/TaN/SiO2/Si and Ta/Cu/TaN/SiO2/Si substrates under the different R.F power (500 W, 700 W, 1000 W) and working gas (Ar/O2 = 50/0, 40/10). After the annealing and plasma treatment under different conditions, the characteristics of reliability and process integration were discussed.

From the results, it was found that the BST thin films were smoother as the RF power increasing. The leakage current of Ta/BST(1000 W, Ar/O2 = 50/0)/Ta structure was 1×10-8 A/cm2 under 1 MV/cm. Moreover, the symmetry of the leakage current was better as the RF power increasing. It revealed that the roughness does not affect the symmetry under high RF power. From the results of depth profile of Auger electron spectrometer (AES), the formation of Ta2O5 was thinner between the Ta bottom electrode and BST thin films after annealing 400 ℃, however, it was thicker after annealing 500 ℃. The thicker Ta2O5 layer was strongly effect on the leakage mechanism and capacitance density.

Under the lower electric field, the leakage current mechanism of the as-deposited BST thin films(500 W、Ar/O2 = 50/0) and BST thin films

(6)

(500 W、Ar/O2 = 50/0) after annealing 400 ℃ were Schottky emission. Under the higher electric field, however, it was dominating by Poole-Frenkel effect. The leakage current mechanism of BST thin films (500 W, Ar/O2 = 50/0) after annealing 500 ℃ was the dielectric relaxation current. In addition, it was also the dielectric relaxation current for the as-deposited BST thin films deposited at 1000 W in Ar/O2 = 50/0 ambient.

The BST/Cu structure after annealing 400 ℃, nevertheless, was formed the hillocks. It was indicated that the Cu atoms were out-diffused to the surface. It was not formed the hillocks for BST/Ta/Cu structure after annealing 400 ℃ because the Ta layer can efficiently resisted the diffusion of oxygen and Cu atoms. In the leakage current mechanism, the Cu/BST/Cu and Cu/Ta/BST/Ta/Cu structures were Schottky emission, and it was dominating by Poole-Frenkel effect.

Keywords: BaxSr1-xTiO3 (BST), Ta, leakage current mechanism, and

(7)

目錄

第一章導論... 1 1-1 前言 ... 1 1-2 研究動機與目的 ... 3 第二章基本理論與文獻回顧 ... 7 2-1 鈦酸鍶鋇的基本性質 ... 7 2-1-1 鐵電材料的晶體結構與特性... 7 2-1-2 極化機制... 8 2-1-3 鈦酸鋇及鈦酸鍶的基本性質... 10 2-2 文獻回顧 ... 12 第三章實驗流程 ... 20 3-1 基材的前處理與底電極製備 ... 20 3-1-1 RCA化學清洗... 20 3-1-2 高溫成長二氧化矽層... 20 3-1-3 底電極的沉積... 20 3-2 BST薄膜的沉積... 21 3-3 後處理製程 ... 21 3-4 上電極的沉積 ... 22 3-5 量測分析設備 ... 22

(8)

3-5-1 原子力顯微鏡(atomic force microscopy；AFM) ... 22

3-5-2 場發射掃瞄式電子顯微鏡(field emission scanning electron microscopy；FE-SEM) ... 22

3-5-3 歐傑電子能譜儀(Auger electron spectrometer；AES)... 23

3-5-4 電性量測(I-V & C-V measurement) ... 23

第四章實驗結果與討論 ... 27

4-1 鈦酸鍶鋇薄膜與鉭電極間的關係 ... 27

4-1-1 BST 薄膜的沉積速率與結構 ... 27

4-1-2 BST/Ta 結構之 AFM 表面分析與 AES 縱深分析... 28

4-1-3 Ta/BST/Ta 結構之 I-V 量測... 30 4-1-4 Ta/BST/Ta 結構之 C-V 量測 ... 38 4-2 鈦酸鍶鋇薄膜與銅電極間的關係 ... 41 4-2-1 BST/Cu 與 BST/Ta/Cu 結構之物性分析 ... 41 4-2-2 Cu/BST/Cu 與 Cu/Ta/BST/Ta/Cu 結構之電性分析... 43 第五章結論... 76 第六章未來工作 ... 78 參考文獻... 80

(9)

圖目錄

圖 1-1 DRAMs 與微處理器的發展趨勢 ... 5 圖1-2 常見介電材料的應用與其介電常數 ... 5 圖1-3 BST薄膜電容結構與其電極材料... 6 圖 2-1 離子偏移中心的位移圖 ... 15 圖 2-2 典型鐵電材料之電滯曲線 ... 15 圖 2-3 極化機制與頻率的依存關係 ... 16 圖 2-4 典型鈦酸鋇的晶體結構 ... 17 圖 2-5 離子在tetragonal結構BaTiO3中的位置... 17 圖 2-6 BaO-TiO2系統的相圖... 18 圖 2-7 BaTiO3晶體結構與溫度的依存關係... 18 圖 2-8 BaTiO3的晶格常數與溫度的依存關係... 19 圖 2-9 等價置換對鈦酸鍶鋇中相轉移溫度之影響... 19 圖 3-1 BST 薄膜的退火流程... 25 圖 4-1 鈦酸鍶鋇薄膜在不同瓦數及氣氛下的沉積速率... 46 圖 4-2 BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜經不同溫度退火後的表面型態：(a) 表面粗糙度比, (b)預沉積, (c)退火 400℃, (d) 退火 500℃... 47 圖 4-3 BST/Ta結構、500 W, Ar/O2 = 40/10 沉積的BST薄膜經不同溫度

(10)

退火後的表面型態：(a) 表面粗糙度比, (b)預沉積, (c)退火 400℃.. 48 圖 4-4 BST/Ta結構、不同瓦數在Ar/O2 = 50/0 氣氛中沉積的BST薄膜經不同溫度退火後的表面粗糙度比：(a) 700 W, (b)1000 W ... 49 圖 4-5 BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜經不同電漿處理後的表面型態：(a)表面粗糙度比, (b) P1, (c) P2, (d) P3, (e) P4, (f) P5, (g) P6 ... 50 圖 4-6 BST/Ta結構、1000 W, Ar/O2 = 50/0 沉積的BST薄膜經不同電漿處理後的表面型態：(a)表面粗糙度比, (b)預沉積, (c) P1, (d) P5, (e) P7 ... 51 圖 4-7 BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜經不同溫度退火後的歐傑縱深分析：(a)預沉積, (b)退火 400℃, (c)退火 500℃ 52 圖 4-8 BST/Ta結構、500 W, Ar/O2 = 40/10 沉積的BST薄膜的歐傑縱深分析... 53 圖 4-9 Ta/BST/Ta結構、在不同瓦數，相同氣氛(Ar/O2 = 50/0)沉積之 BST薄膜的漏電流密度-電場強度圖... 54 圖 4-10 Ta/BST/Ta結構、500 W在不同氣氛下沉積之BST薄膜，在不同退火溫度處理後的漏電流密度-電場強度圖：(a)Ar/O2 = 50/0, (b) Ar/O2 = 40/10... 55 圖 4-11 Ta/BST/Ta結構、500 W, Ar/O2 = 50/0 沉積之BST薄膜在不同電漿條件處理後的漏電流密度-電場強度圖：(a)不同處理氣氛, (b)不同基材溫度... 56

(11)

圖 4-11(續) Ta/BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜在不同電漿處理後的漏電流密度-電場強度圖：(c)不同處理時間, (d)不同電漿功率... 57 圖 4-12 Ta/BST/Ta結構、1000 W在不同氣氛下沉積之BST薄膜，在不同退火溫度處理後的漏電流密度-電場強度圖：(a) Ar/O2 = 50/0, (b) Ar/O2 = 40/10... 58 圖 4-13 Ta/BST/Ta結構、1000 W, Ar/O2 = 50/0 沉積的BST薄膜經不同電漿條件處理後的漏電流密度-電場強度圖... 59 圖 4-14 Ta/BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜經不同退火條件的漏電流機制：(a) 預沉積(n = 1.884), (b) 退火 400℃(n = 2.214) ... 60 圖 4-15 Ta/BST/Ta結構、1000 W, Ar/O2 = 50/0 預沉積的BST薄膜其漏

電流機制(n = 2.045)：(a) Schottky equation, (b) Pookel-Frenkel equation ... 61

圖 4-16 Ta/BST/Ta結構、1000 W, Ar/O2 = 50/0 沉積的BST薄膜在不同

量測溫度下的漏電流密度-電場強度圖：(a) 預沉積, (b)退火 400 ℃ ... 62 圖 4-17 Ta/BST/Ta結構、500 W在不同氣氛下沉積的BST薄膜經不同

溫度退火後的電容密度-電場強度圖：(a) Ar/O2 = 50/0, (b) Ar/O2 =

40/10 ... 63

(12)

圖 4-19 Ta/BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜經不同處理後的介電常數 ... 64 圖 4-20 Ta/BST/Ta結構、1000 W在不同氣氛下沉積的BST薄膜經不同

溫度退火後的電容密度-電場強度圖：(a) Ar/O2 = 50/0, (b) Ar/O2 =

40/10 ... 65

圖 4-21 Ta/BST/Ta結構、1000 W, Ar/O2 = 50/0 沉積的BST薄膜經不同

電漿處理後的電容密度-電場強度圖 ... 66

圖 4-22 BST/Cu結構、1000 W, Ar/O2 = 50/0 沉積的BST薄膜經不同溫

度退火後的表面型態：(a)表面粗糙度比, (b)預沉積, (c)退火 400℃ 67 圖 4-23 BST/Cu 經不同溫度退火後的 SEM 圖：(a)預沉積, (b)退火 400℃... 68

圖 4-24 BST/Cu結構、1000 W, Ar/O2 = 50/0 沉積的BST薄膜經不同溫

度退火後的歐傑縱深分析：(a)預沉積, (b)退火 400℃ ... 69 圖 4-25 經過退火處理後，Cu 擴散進 BST 的示意圖... 70

圖 4-26 BST/Ta(25 nm)/Cu結構、1000 W, Ar/O2 = 50/0 沉積的BST薄膜

經不同溫度退火後的表面型態：(a)表面粗糙度比, (b)預沉積, (c)退火 400℃... 71

圖 4-27 BST/Ta(25 nm)/Cu結構、1000 W, Ar/O2=50/0 沉積的BST薄膜

經不同溫度退火後的歐傑縱深分析：(a)預沉積, (b)退火 400 ℃ ... 72

(13)

電流密度-電場強度圖：(a) Cu/BST/Cu, (b) Cu/Ta(25 nm)/BST/Ta(25 nm)/Cu ... 73

圖 4-29 1000 W, Ar/O2 = 50/0 預沉積BST薄膜的漏電流機制(n =

2.045)：(a) Cu/BST/Cu, (b) Cu/Ta(25 nm)/BST/Ta(25 nm)/Cu ... 74 圖 4-30 Cu/Ta(25 nm)/BST/Ta(25 nm)/Cu結構、1000 W, Ar/O2 = 50/0 沉積的BST薄膜在不同量測溫度下的漏電流密度-電場強度圖 ... 75

(14)

表目錄

表 3-1 BST 薄膜的沉積條件... 24 表 3-2 BST 薄膜的電漿表面處理條件... 26

(15)

第一章導論

1-1 前言

隨著科技的日新月異，在消費性電子產品或其他電子產品，其內部元件越來越小且性能也越來越佳。而在被動元件的應用也是如此，以動態隨機存取記憶體(dynamic random access memories; DRAMs)為例，其記憶元件愈做愈小，DRAMs單位面積的集積度亦由90年代的 16 M-bit發展至目前的1 Giga-bit，而DRAMs中每個電容可使用面積 (capacitor area) 亦由 1.10 μm2降至0.20 μm2，整個發展趨勢正如 “Moore’s law”所預測，當積集度來到4 Giga-bit時，其電容面積更縮小

至只有0.10 μm2[1]。因此在積集度越來越高的情形，如何在愈來愈小

的面積上，維持一足夠的電容值，是DRAMs發展的所需面對的問題，圖1-1則是DRAMs與微處理器的發展趨勢及特徵尺寸的微縮化趨勢 [2]。

對DRAMs裡的記憶胞(memory Cells)而言，由於VLSI(very large scale integration)積集度的增加以及元件尺寸縮小，其面積必須要不斷地縮小，且要維持元件雜訊比(signal-to-noise ratio；S/N ratio)的關係，所以其儲存的電荷必須要維持在150 fC左右的值。

而根據平板式電容的公式：

d A

(16)

C為電容，ε0為真空中的容許係數，εr為介電材料的相對介電係數， A為電極的面積，d則是介電材料的厚度，由式1-1可知道要維持或提升電容值有3個途徑： (1) 增加表面積 (2) 降低厚度 (3) 提高相對介電係數因此早期主要是減少二氧化矽(SiO2)的厚度，但當厚度達到物理極

限時會產生穿隧漏電流(Fowler-Nordheim tunneling current)，甚至會發生介質崩潰(dielectric breakdown)，遂由結構上做改善，如使用三維的結構，像是柱狀存取電極(cylindrical storage electrodes)與冠狀堆疊電

容(crown-shaped stacked capacitor)，或藉由半球狀多晶矽 (uneven

electrodes with hemispherical-grained；HSG)的表面不平滑性質來增加表面積，但使用三維的結構會造成製程上難度的增加，而多晶矽所增加的表面積大概也只能多出2.5倍的面積，因此這些增加表面積的方式並無法達到Giga-bit的要求。所以另一種改善的方法就是提高使用材料的介電常數，圖1-2則是一些常見介電材料的應用與其介電常數 [2]，而最常見的介電材料是Ta2O5(εr = 25)及Y2O3(εr = 17)，但是其介電常數介電常數只有數十，所能夠多增加出來的電容值有限[3,4]，由於增加表面積的效果有限且會增加在Giga-bit的製程困難度，而降低

(17)

厚度到達物理極限時，有穿遂電流的疑慮，因此高介電材料諸如鐵電材料便越受到重視。

而鐵電材料中，屬於鈣鈦礦(ABO3)結構的鈦酸鍶鋇(BaxSr1-xTiO3;

BST)為鈦酸鋇(BaTiO3; BTO)與鈦酸鍶(SrTiO3; STO)的固溶體，由於

其同時具有好的壓電、介電以及焦電性質，因此近年來被應用在半導體的DRAMs製程[1,5]以及微波元件[6,7]上。此外，BST具有以下優點[1]，是其受到重視的主因： (1) 高介電係數 (2) 溫度穩定性 (3) 低漏電流 (4) 高介電破壞強度 (5) 高信賴性：包括老化（aging）及依時介電崩潰(Time-dependent dielectric breakdown)。 1-2 研究動機與目的 目前使用在BST薄膜電容結構上的電極材料，大多數使用貴金屬(如：Pt、Ir及Ru)或金屬氧化物(如：RuO2、IrO2等)，而圖1-3是一些公司所使用的金屬-絕緣體-金屬(metal-insulator-metal；MIM)電容結構及其所用的電極材料[8]，其中以Pt最為常用，雖然Pt電極具有較高

(18)

電流，但是熱穩定性不佳，在高溫退火後易形成hillock導致高漏電流，而且Pt跟基材的附著性很差，所以需要額外的附著層(如：TiN)；不僅如此，Pt在價格上也較貴，且在高頻元件上的應用性並不高。因此，在本研究中是以鉭電極(Ta)當作電極材料，其優點在於： (1) 價格上較為便宜 (2) 其阻值比金屬氧化物低 (3) 與基材的附著性比Pt佳 (4) 可以應用在銅整合製程上所以本研究重點在於探討BST與Ta電極間的基本物性、電性及可靠度，並與銅進行製程整合的探討。

(19)

圖1-1 DRAMs與微處理器的發展趨勢[2]

(20)

(21)

第二章基本理論與文獻回顧

2-1 鈦酸鍶鋇的材料特性 2-1-1 鐵電材料的晶體結構與特性[9] 通常材料的鐵電性質與晶體結構有很大的關係，在晶體結構分類上，僅有20種晶體結構具有壓電性質結構，壓電性質為當一晶體受到外力影響時，晶格中某原子會偏離原來的位置，使原來正負電荷之偶極矩(dipole moment)產生相對位移，進而形成極化。其中10種結構具自發極化(spontaneous polarization)的極性晶體，其為具有單一的極化軸，但無垂直此軸之鏡面對稱之晶體，自發極化的發生可視為在某溫度範圍內，陰或陽離子的最低自由能並不在晶體結構的對稱中心點上，如圖2-1所示[10]，而是位於偏離中心點一小段距離的位置，故而產生了極性，此自發極化的方向通常便是平行於極性晶體的單一旋轉軸。當總自發極化量之方向隨著溫度的變化而改變時，此特性為焦電性(pyroelectricity)，若在外加電場下造成電偶極之間的交互作用，導致可逆性自發排列的現象，稱之為鐵電性 (ferroelectricity)。由於在鐵電材料內部，具有很多自發極化的電偶極(electric dipole)，通常鐵電材料為了降低自由能，電偶極(electric dipole)會在晶體內某一區域做同向排列，此區域稱為鐵電域(ferroelectric

(22)

domain)，而在鄰近的區域則有另一鐵電域。不同鐵電域之界面稱為域壁(domain wall)，域壁非常薄，約只有幾個晶格的厚度。在一個鐵電晶體中，通常會形成多個鐵電域以降低自由能。而當材料受到一外加電場時，各個鐵電域會傾向於排列成與電場同一個方向，且不只原先的域壁會移動，在原有的鐵電域內也會形成新的反向鐵電域，而新的域壁也會跟隨電場移動，此稱之為成核（nucleation）及成長（growth）過程，隨著電場施加方向的改變，鐵電域的方向亦隨之改變，施加電場的效應可以用一電滯曲線（ferroelectric hysteresis loop）來加以說明，如圖2-2，為一表現極化 (P)與外加電場(E)之關係圖。然而自發極化之現象並非一直存在，當操作溫度超過居禮溫度臨界溫度(Curie temperature, Tc)時，自發極化便會消失，此時鐵電性會轉變為順電性(paraelectricity)，在晶體結構上會呈對稱性，並不帶任何的極性。 2-1-2 極化機制[10,11] 發生極化的物理機制主要有四種，有原子極化(atomic

polarization) 、離子極化 (ionic polarization) 、電偶極極化 (dipole polarization)及空間電荷極化(space charge polarization)，而極化機制與頻率也有依存關係，極化機制會隨頻率的變化而有所不同，如圖2-3

(23)

所示。以下對此四個極化機制做簡單的介紹。 (1)原子極化或電子極化所有的材料皆會發生原子極化，其發生的原因為在電場的施加下原子核和電子雲發生相對位移，其發生的頻率約在8×1014 Hz到 2.4×1016 Hz內。 (2)離子極化離子極化發生的原因為陽離子和陰離子的相對位移，其發生的頻率約在1011-1014 Hz內。 (3)電偶極極化此種極化通常發生在具有極性的分子上，如水分子，當沒有外加電場時，這些電偶極任意排列，因而沒有極化現象(淨極化為零)。在外加電場下，電偶極即隨電場方向排列而使材料產生極化，因此又稱之為方向極化(orientation polarization)。 (4)空間電荷均質材料只有上述三種極化機制，但在非均質材料中，在電場作用下，因電荷粒子在材料內移動時受其非均質性之影響，滯留於特定空間或界面，產生空間電荷而呈極化效應，稱為空間電荷極化(space charge polarization)或界面極化(interfacial polarization)。

(24)

移位極化。移位極化無論極性或無極性分子均會發生，但方向極化只有在極性物質發生。離子極化與電子極化幾乎都不受溫度變化的影響，而僅與外加之電場強度有關；而對於方向極化，當溫度有所變化時，將使其排列呈現紊亂的現象，與溫度的關連甚大。空間極化雖是移位極化，但電荷移動距離為巨觀的，其原因主要是可移動的電荷或非出自一電極之電荷，受到介面的阻撓或材料的拘留所造成，通常發生在晶界(grain boundary)或相界(phase boundary)上。

2-1-3 鈦酸鋇及鈦酸鍶的基本性質 鈦酸鋇的晶體結構是一具有非中心對稱的ABO3型鈣鈦礦結構 (perovskite structure)[12]，鈦酸鋇在室溫下的理論密度為6.017 g/cm3。如圖2-4所示，鋇原子和氧原子堆疊成面心立方(face-centered cubic, FCC)的結構，鋇原子佔據八個角落的位置，氧原子佔據六個面心的位置，鈦則是位於體心的位置。由於Ba2+和O2-的半徑分別為1.43 Å和 1.32 Å可以形成一緊密的堆積，而在體心位置上的Ti4+，半徑為0.64 Å，因為有足夠大的空間，可以在C 軸方向上下移動，因此在室溫下鈦在體心的位置會有偏移，如圖2-5所示[13]。而圖2-6則是BaO-TiO2系統的相圖[14]，由此圖可知在此系統裡依據比例的不同，會存在多種 BaO與TiO2的化合物，只有當BaO與TiO2的比值為1 : 1時才能得到完全的BaTiO3。

(25)

由於鈦酸鋇的晶體結構與溫度有很大的依存關係，如圖2-7所示，鈦酸鋇在1460℃以上為非鐵電性的六方晶結構(hexagonal)，而當溫度降到1460℃以下時六方晶結構會轉化成為立方晶(cubic)的鈣鈦礦結構，此時cubic結構的鈦酸鋇為順電性(paraelectricity)；當溫度繼續下

降到130℃ 的居禮溫度 (Curie temperature) ， cubic 結構會轉變成

tetragonal結構，而在電性上會從順電轉化成為鐵電；而鈦酸鋇鈦酸鋇晶格常數與溫度的關係則如圖2-8所示。而鈦酸鍶其居里轉換溫度為-220℃，在居里轉換溫度以下為 tetragonal，以上為cubic，因此在室溫的狀態下為cubic的型態，故不具有鐵電性，為一具有高介電常數的材料。而鈦酸鍶在應用上具有某些優點，由於室溫下其cubic結構的影響，故溫度對於其電性影響很小，此外也較沒有疲勞現象(fatigue)和老化現象(aging)的問題，而鈦酸鍶鋇便是屬於這兩種材料的固溶體，因此在室溫下既具有鐵電性質也具有高介電常數。而在離子置換上，鈦酸鋇的離子置換上主要有三大類：(1) 等價置換且具有高的固溶度(isovalent solid solution with wide solubility limits)：其中又可分為三種機構，分別為佔據鈦酸鋇中的A位置，即為鋇離子的位置；其二為佔據B位置，即為鈦離子的位置；其三則是能夠同時佔據A位置以及B位置的離子。圖2-9為各種不同等價離子置

(26)

換鈦酸鋇時，所產生相轉變溫度變化的影響。(2) 不等價的離子置換 (off-valency additive)：由於價數的不同，因此雖然其離子半徑足夠進入鈦酸鋇的晶格中，但其與鈦酸鋇的固溶度會比(1)少很多。(3) 補償型不等價離子置換(compensating off-valency substitutions)：通常為一個較高價的離子搭配一個較低價的離子置換掉兩個鈦酸鋇中的離子。而鈦酸鋇與鈦酸鍶的固溶機制便是屬於第一種，其係以Sr+2離子取代Ba+2離子，因此當鍶的含量在30%以上時，鈦酸鍶鋇在一般操作溫度下會呈現順電相，因此不會有疲勞的問題，且鈦酸鍶鋇除了具有鈦酸鋇的高介電常數性質外，亦具有鈦酸鍶的低介電損失特性。 2-2 文獻回顧 由於鈦酸鍶鋇薄膜的許多優點，因此在DRAMs以及微波元件上有許多討論，在鈦酸鍶鋇薄膜沉積方式就有許多種，如射頻磁控濺鍍法 (R.F magnetron sputtering)[ 15 ] 、電子迴旋共振濺鍍法 (electron cyclotron resonance sputtering)[16,17]、脈衝雷射剝鍍法(pulsed laser deposition ； PLD)[ 18 ] 等，或是化學氣相沉積 (chemical vapor deposition；CVD)[19]，及電泳鍍法(electrophoretic deposition)[20]，或是溶膠-凝膠法(sol-gel method)[21]。但其中還是以R.F sputtering最常被使用，因為其製程簡單方便且設備便宜。

(27)

體-金屬(metal-insulator-metal structure; MIM)結構，J. H. Won [22]的論

文便是利用射頻磁控濺鍍方式，在Pt/Ti/Si、Pt/TiSi2/Si及Pt/Ti/SiO2/Si

三種基材上，在基材未加溫的情況下分別鍍上Ba0.7Sr0.3TiO3薄膜，薄膜的厚度為0.24 μm，隨後便進行650℃的快速退火(rapid thermal annealing，RTA)並持溫30秒。經由XRD分析發現前二者有Pt-Si及Pt-Ti 的繞射峰出現，而後者僅有Pt及BST的繞射峰，這意味Si與Pt有向外擴散的現象，而產生hillock並造成其電性較差。而J. Im [23]的文章則是使用Ba0.5Sr0.5TiO3成份的靶材，經由控制工作壓力(22 mTorr - 58 mTorr)來沉積BST薄膜，發現在比較高的工作壓力下，可以得到比較接近計量比的鈦酸鍶鋇薄膜，且其介電常數比較高，但是對於其K值(tunability / tanδ的商數)而言，反而是在最不符合計量比的低工作壓力下(22 mTorr)，所得到的值是最大的。此外，S. K. Streiffer [24]的研究發現由CVD所沉積出來BST薄膜的電容特性會受到厚度影響，電容值與介電常數會隨著厚度的減少而降低，而Ti含量的多寡亦會影響到zero-bias的介電常數的表現；同樣地，C. Kugeler [25]的文章亦發現漏電流密度與電容值會隨厚度的減少而降低。但C. S. Hwang [8]在其論文有提到由於BST薄膜的片電阻太高，以致於在應用上會因此而侷限薄膜厚度，並認為其厚度在30~40 nm較佳，故 BST厚度亦不能太厚，但仍須考量整體表現。

(28)

在退火處理方面，文獻中[26]提到，若以PLD所沉積的BST薄膜，

在O2環境下做高溫退火可以改善結晶性，並減少薄膜中的氧空孔，增

加其介電常數，且在適當的退火時間下，也可改善漏電流。此外，

C. S. Hwang [27]的另一篇文章亦提到，當在適當N2/O2混合的氣氛中

退火，其薄膜漏電流可以獲得較大的改善。

H. J. Cho [28]的研究則是利用N2O電漿表面處理，當經過N2O電漿

表面處理後，其BST薄膜的漏電流可以降低兩個order。而在S. J. Chang

[29]的文章，比較Ta2O5薄膜經過N2O與O2電漿後發現，經N2O電漿處

(29)

圖 2-1 離子偏移中心的位移圖[10]

(30)

(31)

圖2-4 典型鈦酸鋇的晶體結構[12]

(32)

圖 2-6 BaO-TiO2系統的相圖[14]

(33)

圖 2-8 BaTiO3的晶格常數與溫度的依存關係[12]

(34)

第三章實驗流程

3-1 基材的前處理與底電極製備 3-1-1 RCA化學清洗

將拆封的六吋的矽晶圓經由標準的RCA程序清潔，以清除晶圓表面的微粒(particle)、金屬離子(metal ions)、油污(oil contamination)、有機物(organic)及原生氧化層(native oxide)等，讓晶圓的表面達到非常高的潔淨度，避免因為污染物及雜質影響到後續鍍膜品質。 3-1-2 高溫成長二氧化矽層 本實驗是以高溫濕式熱氧化法(thermal oxidation)成長一層厚度為 500 nm的SiO2，以避免後續退火時Si向上擴散與底電極形成金屬矽化物(silicide)如TaSi等。 3-1-3 鉭(Ta)、銅(Cu)與鉭/銅(Ta/Cu)底電極的沉積 Ta與SiO2間的附著力較貴金屬(Pt、Ir、Ru)等佳，因此不需額外再鍍上一層附著層，而Ta係以DC濺鍍的方式，沉積一層厚度為300 nm 的電極層，其沉積條件為6 mTorr，氬氣(Ar)流量為35 sccm，沉積時間為29分鐘。而Cu由於在200℃時就會擴散至SiO2，因此需額外沉積一層50 nm厚的TaN擴散阻障層避免後續退火處理造成Cu擴散，而Ta 在阻障層的應用上不宜太厚，故在此所用的厚度僅25 nm。Ta與Cu的

(35)

沉積條件為6 mTorr，Ar流量為35 sccm，時間分別為2分04秒與4分30 秒。

3-2 BST薄膜的沉積

BST係以商用Ba0.5Sr0.5TiO3成分比的八吋靶材，以R.F sputtering的

方式分別沉積在Ta/SiO2/Si、Cu/TaN/SiO2/Si及Ta/Cu/TaN/SiO2/Si的基

材上，在沉積BST前，則先以硬遮罩(hard mask)遮住底電極，以利後續電性量測，而詳細的沉積條件如表3-1所示。 3-3 後處理製程 本實驗所採用的後處理分為2種：退火處理及電漿表面處理，分述如下： (1)退火處理：所使用的儀器為常壓退火爐管，使用的氣體為 N2/O2，流量比為2/1，處理的溫度分別為400℃與500℃，處理過程如圖3-1所示。 (2)電漿表面處理：所使用的儀器為高密度電漿化學氣相沉積儀器 (high density plasma-CVD；HDP-CVD)，在電漿處理前需先用空片進行前清理，以避免在處理過程中受到污染，而詳細條件則如表3-2所示。

(36)

3-4 上電極的沉積 當沉積完BST薄膜及進行後處理，為了進行電性量測，因此必須要沉積上電極，而上電極圖案(pattern)係以蒸鍍罩(shadow mask)形成，製作出3種不同面積的圓形圖，面積由小到大分別為：0.000314、 0.0012566及0.0050265 cm2，和微影的方式相比較，以蒸鍍罩的方式製作上電極，製程上可簡化許多過程與時間。在要黏貼蒸鍍罩前，仍須對蒸鍍罩進行清洗工作，此處是以丙酮浸泡並用超音波震盪加以清洗；同樣，試片以氮氣槍進行簡易表面清潔工作，隨後便用真空膠帶確實黏貼蒸鍍罩，最後即進行上電極的沉積，而上下電極的材料皆一樣，沉積條件也相同，最後便形成MIM 電容結構。 3-5 量測分析設備

3-5-1 原子力顯微鏡(atomic force microscopy；AFM)

依據探針與材料表面之間的交互作用力場為何而分為接觸式與非接觸式。此交互作用力場可為短距離原子之間的穿隧電流或凡得瓦力，較長距離的靜電力、電容與磁力，或者是接觸時的LJ斥力、摩擦力及化學官能基之極微的電子交互作用力。利用XY壓電平台，使極細微的探針在樣品表面來回偵測掃描，並由回饋電路控制探針在Z方向上的位置，將其交互作用力轉換為電子影像，如此便可得到樣品的

(37)

表面型態及粗糙度。

3-5-2 場發射掃瞄式電子顯微鏡(field emission scanning electron microscopy；FE-SEM)

利用FE-SEM來觀察BST薄膜的沉積厚度，計算在不同沉積瓦數下的沉積速率。

3-5-3 歐傑電子能譜儀(Auger electron spectrometer；AES)

用來分析由試片表面至內部之組成元素的原子濃度(atomic

concentration)縱深分佈情形，即為縱深成分分析(depth profile)，藉由此分析可瞭解到氧原子的擴散情形。

3-5-4 電性量測(I-V & C-V measurement)

本實驗使用的電性量測結構為MIM結構，上電極為Ta圓形電極，操作過程中，為避免雜訊的干擾，所以實驗皆在黑箱中進行；此外，電容量測的頻率為1 MHz。在變溫量測上，量測溫度為100℃與200℃在空氣中進行分析，首先將基座加熱至所需溫度並持溫5分鐘，藉以確保溫度達到設定溫度，將試片放上基座且持溫1分鐘後進行量測，而每個溫度所量測完的試片即不再進行量測。

(38)

(39)

(40)

(41)

第四章實驗結果與討論

4-1 鈦酸鍶鋇薄膜與鉭電極間的關係 4-1-1 BST 薄膜的沉積速率與微結構 圖 4-1 為BST薄膜在不同沉積瓦數及氣氛下的沉積速率，藉SEM 觀察濺鍍120 分鐘的薄膜厚度所計算，可以發現不論通氧與否，沉積速率隨沉積瓦數增加而提高。在Ar/O2 = 50/0 的工作氣氛中，500 W、 700 W與 1000 W的沉積速率分別為 5.34 Å/min、7.3 Å/min與 17 Å/min，而在Ar/O2 = 40/10 的工作氣氛中，則分別為 2.125 Å/min、3.62

Å/min與 6.67 Å/min。其中濺鍍條件為 1000 W、Ar/O2 = 50/0 的沉積

速率增加最快，因為氬離子的動能隨沉積瓦數增加而提高，為濺射率較高的原因，但1000 W、Ar/O2 = 40/10 的沉積速率並未增加太多，因此氧對於沉積速率的影響很大。在M. C. Wang[30]的研究中提到，當沉積瓦數增加使氬離子的動能增加，會使BST薄膜的緻密度越高，因此濺鍍條件為1000 W、Ar/O2 = 50/0 沉積出的BST薄膜為最緻密。經過XRD的鑑定後，在所有的沉積條件下，BST薄膜皆呈非晶質 (amorphous)結構，這是因為在沉積過程中基材並未升溫的關係；此外，M. Yamato[31]的文章指出，濺鍍過程中基材溫度為 450℃時，BST 薄膜沉積在鉭電極上的結晶性並不好。當預沉積BST薄膜分別經過 400℃與 500℃、持溫 30 分鐘，在N2/O2的氣氛中退火後，仍呈現非晶

(42)

質狀態，在文獻[32]中指出退火溫度要 600℃以上BST薄膜才會開始產生結晶，因此本研究後續的電性分析，BST薄膜皆為非晶質結構。

4-1-2 BST/Ta 結構之 AFM 表面分析與 AES 縱深分析

圖4-2 為 500 W、Ar/O2 = 50/0 沉積的BST薄膜經不同溫度退火後的表面粗糙度的變化及表面型態。預沉積BST薄膜的粗糙度最小 (0.756 nm)，隨著退火溫度上升，粗糙度隨之增加，主要的因素是經過退火後，BST薄膜與Ta底電極間有形成金屬氧化物，在稍後的AES 縱深分析可證實。圖4-3 則是 500 W、Ar/O2 = 40/10 沉積的BST薄膜經不同溫度退火後的表面型態，可以明顯看出其表面粗糙度的變化，預沉積BST薄膜的表面粗糙度(0.61 nm)亦比退火 400℃處理後(1.162 nm)小。圖 4-4 分別為 700 W與 1000 W在Ar/O2 = 50/0 氣氛中沉積的BST 薄膜，經不同溫度退火後的表面粗糙度比。預沉積BST薄膜的表面粗糙度分別為0.614 nm與 0.461 nm，退火 400℃後的表面粗糙度分別為 1.388 nm與 1.524 nm，經過退火後的表面粗糙度皆變大。此外比較圖 4-2 與 4-4 可以發現，預沉積BST薄膜的表面粗糙度隨著瓦數的增加而變得較平。圖 4-5 則是 500 W、Ar/O2 = 50/0 所沉積的BST薄膜經不同電漿條件處理後的表面型態，圖(a)為表面粗糙度比，由此圖可以看出經過電

(43)

漿處理後的粗糙度明顯變大。電漿表面處理的過程有兩種機制在互相競爭，分別為物理方式與化學方式，物理方式即離子轟擊(ion bombardment)會使BST薄膜表面受到損害，而化學方式即電漿中解離出的O-2離子，O-2會填補BST薄膜表面的氧空孔，減少表面氧空孔的濃度。因此電漿處理過程，BST薄膜表面會因離子轟擊的效應造成表面粗糙度增加，但電漿功率為500 W時的電漿處理條件，BST薄膜表面粗糙度(0.65 nm)要比未處理的BST薄膜(0.756 nm)低，顯示電漿功率增加使O-2填補氧空孔的效應比離子轟擊效應的影響較大，而經由 N2電漿處理後，BST薄膜表面變粗糙，顯示離子轟擊效應影響較大。圖 4-6 則是在沉積瓦數為 1000 W、Ar/O2 = 50/0 所沉積的BST薄膜，經不同電漿功率的N2O電漿處理後的表面型態，發現到N2O電漿處理後，表面粗糙度會些微增加，代表離子轟擊效應對於較緻密之薄膜的影響較大。圖4-7 為 500 W、Ar/O2 = 50/0 所沉積的BST薄膜經不同溫度退火後的歐傑縱深分析，圖(a)為預沉積的縱深分析，在BST薄膜與Ta底電極的界面處可看出氧並未擴散進去Ta底電極，而界面處的訊號並非很陡峭，這是由於檢測縱深(probe depth)與離子混和(ion mixing)所引起 [33]。圖(b)則是經退火 400℃後的縱深分析，在BST薄膜與Ta底電極

(44)

膜擴散進去Ta底電極，並生成金屬氧化物。圖(c)是經退火 500℃後的縱深分析，Ta底電極形成的Ta2O5很厚。由AES縱深分析，發現到氧在退火500℃後擴散的情形很嚴重，因此本研究後續的退火處理，不再進行 500℃的退火處理。從AES亦可以知道，經過退火處理的BST 薄膜粗糙度增加，原因為BST薄膜與Ta底電極的界面間形成Ta2O5，造成BST薄膜表面起伏較大。圖4-8 為Ar/O2 = 40/10 氣氛中沉積之BST薄膜的歐傑縱深分析，可發現在通氧的氣氛下，底電極未有形成金屬氧化物，說明了柱狀晶結構的Ta底電極[34]在基材未加溫的情況，氧不會與Ta底電極產生化學反應，形成TaOx。 4-1-3 Ta/BST/Ta 結構之 I-V 量測 圖 4-9 為BST薄膜在不同沉積瓦數、相同氣氛(Ar/O2 = 50/0)下沉積的漏電流密度-電場強度圖，負偏壓為上電極與BST薄膜的界面關係，由於電子係由上電極灌入BST薄膜電容，因此負偏壓量測為上電極與BST薄膜的漏電流，正偏壓則相反。在 1 MV/cm的電場下，沉積瓦數為500 W、700 W與 1000 W的漏電流表現(指上電極與BST薄膜間的關係)，分別約為 2×10-6、6×10-7與 1×10-8 A/cm2。此外，本研究定義10-6 A/cm2的電場強度為崩潰電場，因此沉積瓦數為500 W與 700 W沉積的BST薄膜在崩潰電場(指上電極與BST薄膜間的關係)的表現

(45)

上，分別為1 MV/cm及 2 MV/cm，1000 W則大於 3 MV/cm。圖中可看出在沉積瓦數為500 W時，漏電流圖形並非對稱，造成不對稱的原因有三：(1)上下電極的功函數(work function)不同、(2)表面粗糙度的影響、(3)在界面處形成化合物及(4)界面氧空孔濃度[35,36]。本研究中MIM電容的上、下電極為相同材料，故功函數相同，且AES的結果顯示未經退火處理，在BST薄膜與Ta底電極的界面處未形成氧化物，從AFM可知Ta底電極的表面粗糙度比BST薄膜要高，顯示Ta底電極與 BST薄膜界面粗糙度造成漏電流較高。另一原因為Ta底電極與BST薄膜間的氧空孔濃度比Ta 上電極與 BST薄膜間的氧空孔濃度要高 [36,37,38,39,40]，導致漏電流較高。圖中可看出不對稱性隨著沉積瓦數的增加而減少，顯示沉積瓦數愈高所沉積出來的BST薄膜較不受Ta 底電極與BST薄膜間的界面粗糙度影響，且氧空孔濃度亦較低。圖 4-10 是沉積瓦數為 500 W在不同氣氛下沉積的BST薄膜，經不同退火溫度處理後的漏電流密度-電場強度圖，圖 4-10 (a)中在 1 MV/cm的電場下，退火 400℃與 500℃後的漏電流表現，分別約為 1×10-6與4×10-7 A/cm2，崩潰電場則分別約為 1 MV/cm及 3 MV/cm。因為經退火 400℃後，氧分子填補BST薄膜內的氧空孔，所以BST薄膜經退火 400℃後的漏電流密度比預沉積BST薄膜低。在退火 400℃ 後，BST薄膜與下電極界面處雖有形成一層Ta2O5，漏電流仍呈現不

(46)

對稱。而BST薄膜在退火 500℃後，因界面處形成一層相當厚的 Ta2O5，使漏電流圖形呈現對稱，原因除了Ta2O5功函數與Ta不同，由 AFM結果可看出經退火後的BST薄膜表面粗糙度變大，使上、下電極與BST薄膜的界面粗糙度差異縮小亦是原因之一。雖然退火 500℃在高電場下有較優異的表現，但形成的Ta2O5太厚，意味此溫度下，Ta 並無法有效阻擋氧的擴散，故在後續銅整合製程上會導致氧擴散至 Cu電極。圖 4-10 (b)則是在Ar/O2 = 40/10 氣氛中沉積之BST薄膜，可看到預沉積BST薄膜的漏電流密度比未通氧所沉積之BST薄膜要低。在1 MV/cm的電場下，預沉積與退火 400℃後的漏電流表現，分別約為1×10-7與2×10-8 A/cm2，崩潰電場則分別約為2.2 MV/cm及 2.1 MV/cm。比較圖 4-10 (a)與 4-10 (b)，可發現預沉積BST薄膜的對稱性較好，經圖4-8 發現在Ar/O2 = 40/10 的氣氛中，Ta底電極與預沉積BST 薄膜間並未生成一層Ta2O5，意味Ta底電極與BST薄膜間的氧空孔濃度減少[36]。圖4-11 為沉積瓦數是 500 W、Ar/O2 = 50/0 氣氛中沉積之BST薄膜，經不同電漿條件處理後的漏電流密度-電場強度圖。在 1 MV/cm 的電場下，N2與N2O電漿處理後的漏電流表現，則分別約為 1×10-5與 2×10-5 A/cm2，由圖 4-11 (a)可知經過N2電漿處理後漏電流較高，因電漿處理過程中僅N-離子轟擊效應，並未能提供O-2離子填補薄膜內的

(47)

氧空孔，由AFM的結果可得知經N2電漿處理後，表面粗糙度變的相當大，故導致漏電流變高。BST薄膜經N2O電漿處理，由於解離出的 O-2離子會填補BST薄膜表面的氧空孔，減少氧空孔的濃度，且表面粗糙度未增加太多，因此漏電流變化不大。若比較基材加熱與否，如圖 4-11 (b)所示，在 1 MV/cm的電場下，室溫與加熱 300℃電漿處理後的漏電流表現，分別約為 1×10-5與 9×10-5 A/cm2，可看出加熱 300℃電漿處理下並沒辦法有效改善漏電流。圖4-11 (c)則是不同的電漿處理時間，在 1 MV/cm電場下的漏電流表現，經N2O電漿處理 1 分鐘、5 分鐘與10 分鐘後，分別為 4×10-5、1×10-5與1×10-6 A/cm2，高電場下的漏電流隨電漿處理時間的增加而變低。從AFM的結果，經過 10 分鐘電漿處理後的粗糙度與 5 分鐘差不多，由於電漿處理時間增加， O-2離子所能填補的氧空孔愈多，故較能改善漏電流。圖4-11 (d)則是經不同電漿功率處理後的漏電流密度-電場強度圖，當電漿功率為 300 W與 500 W時，在 1 MV/cm電場下的漏電流表現，分別為 1×10-5與 2×10-7 A/cm2，崩潰電場分別約為0.75 與 2 MV/cm，隨著電漿功率增加，漏電流表現較好。顯示離子轟擊效應的影響小於O-2離子填補氧空孔的效應，且O2-解離率隨電漿功率提高而增加，越高的O2-離子密度能填補的氧空孔越多，使漏電流密度降低。圖4-12 是沉積瓦數為 1000 W在不同氣氛下沉積之BST薄膜，在不

(48)

同退火溫度處理後的漏電流密度-電場強度圖。圖 4-12 (a)是以Ar/O2 = 50/0 為濺鍍氣體，預沉積BST薄膜在 1 MV/cm電場下的漏電流為 1×10-8 A/cm2，崩潰電場則大於3 MV/cm，經過 400℃退火處理後，1 MV/cm電場的漏電流為 3×10-9 A/cm2，崩潰電場則大於3 MV/cm。圖中可看到預沉積的漏電流呈對稱，原因為上、下電極與BST薄膜間的功函數一致。而 400℃退火處理後的漏電流因Ta2O5形成，由於Ta與 Ta2O5的功函數不同導致不對稱圖形。圖 4-12 (b)則是以Ar/O2 = 40/10 為濺鍍氣體，預沉積與退火 400℃處理後之BST薄膜在 1 MV/cm電場下的漏電流，分別為 5×10-8與 3×10-9 A/cm2，崩潰電場亦大於 3 MV/cm。預沉積BST薄膜的漏電流呈現對稱，400℃退火處理後的圖形亦因Ta2O5的形成導致不對稱。圖 4-13 為 1000 W在Ar/O2 = 50/0 氣氛沉積的BST薄膜，經不同電漿功率之N2O電漿處理後的漏電流，在 1 MV/cm電場下的漏電流，可維持在 2~3×10-8 A/cm2，而崩潰電場的表現，P1 試片(表 3-2 所列)與P5 試片分別為 2.4 MV/cm與 2.9 MV/cm，僅P7 試片仍可大於 3 MV/cm。經過電漿處理後的漏電流密度反而增加，原因為電漿處理後表面粗糙度增加的影響，代表離子轟擊效應的影響大於O-2離子填補氧空孔的效應，但隨著電漿功率的增加，漏電流有降低的趨勢。而底電極與BST薄膜間的漏電流(正偏壓量測)則沒有明顯改變，這顯示經過不同電漿功率的電漿處理後，底電極與BST

(49)

薄膜間的界面並未受影響。

對於BST薄膜電容而言，有幾個較重要的漏電流機制，其分別為： Schottky emission(S-E), Poole-Frenkel effect(P-F), dielectric relaxation current(介電鬆弛電流)[31,41,42,43]，另外還有許多種機制，如Ohmic current、space charge limited current、Fowler-Nordheim tunneling等 [44]，由Schottky emission所決定的漏電流機制，是根據以下公式： ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ ⎟ ⎠ ⎞ ⎜ ⎝ ⎛− = 2_exp 0 _exp 1/2 E kT kT q AT J φ β (4-1) 其中J代表的是電流密度，A為常數，T為絕對溫度，q是電子的電荷量，φ0則是能障高度，k為Boltzmann constant，E是電場強度而β則被定義如下： 2 / 1 0 3 4 ⎟⎟_⎠ ⎞ ⎜⎜ ⎝ ⎛ = ε πε β q (4-2) ε0是真空中的容許係數且代表的是高頻的介電常數。而 Poole-Frenkel effect則是與電場有依存關係，其公式如下： ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ ⎟ ⎠ ⎞ ⎜ ⎝ ⎛− = _exp 0 _exp _E1/2 rkT kT q CE J φ βPF (4-3) 其中C為常數，而βPF則是被定義如下： 2 / 1 0 3 ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ = ε πε β_PF q (4-4) 一般來說，S-E機制是介電材料與電極間之界面間的關係，其影響因素有：電極的功函數(work function)、介電材料的電子親和力

(50)

部缺陷或空孔的能障(energy barrier)降低所導致[36]。因此根據以上公式而計算，可得到相對應的Ta/BST/Ta薄膜電容漏電流圖形，如圖 4-14 與4-15 所示，BST薄膜則分別為 500 W與 1000 W在Ar/O2 = 50/0 氣氛中所沉積，施加的電壓為正偏壓，圖中的εr則是BST材料的高頻相對容許係數，由於，因此藉由n&k analyzer量測BST的折射率，透過此式即可推算高頻時的介電常數，若曲線配湊(curve fitting)的斜率與n r

n

2

=

ε

2_{差不多，則可判斷為何種漏電流機制。圖} _{4-14 (a)可以清楚看} 出在低電場強度(0.25 MV/cm)下，漏電流機制屬於S-E，而當電場強度高於0.25 MV/cm，漏電流便由P-F效應所主導，意味在低電場強度時，BST薄膜與Ta底電極界面的影響大於BST內部的缺陷或空孔，當電場強度愈高則是相反。此外，比較式4-2 與 4-4，可以發現S-E與P-F 間的斜率關係相差兩倍，其與曲線配湊的結果大致相同。圖4-14 (b) 則是退火 400℃後的漏電流機制，電場強度低於 0.36 MV/cm時，為 S-E主導，即BST薄膜與Ta底電極界面的影響較大，而高於 0.36 MV/cm 後便由P-F主導，代表BST薄膜內部的缺陷或空孔影響較大。值得注意的是AES的結果顯示Ta底電極與BST薄膜的界面有形成Ta2O5，但經由曲線配湊的結果，低電場強度時漏電流機制仍屬於S-E，高電場強度時仍為P-F效應主導，明顯可看出此Ta2O5並未改變漏電流機制。在圖 4-10 (a)中，退火 500℃後的漏電流明顯與其他兩者不同，M.

(51)

Yamato[31]的文章指出Ir/BST/TaOx/Si結構的漏電流機制在電場強度 ±0.5 MV/cm下為dielectric relaxation current，此因Ta底電極形成一較

厚的Ta2O5，導致漏電流機制並非由S-E機制或P-F效應主導。而本研

究經 500℃退火後有形成一層較厚的Ta2O5，受到此Ta2O5的影響，因

此BST 薄膜經退火 500℃ 後的漏電流機制屬 dielectric relaxation

current[31]。而W. Luo[45]的文章，敘述當應力改變時，在固體中的鬆弛效應(relaxation effect)會包含應變再回復，dielectric relaxation便是

與此有關的現象，導致relaxation current隨

dV

dt

的方向而改變。在多晶質或非晶質結構的薄膜都有發現此種現象，但單晶結構的介電材料並未發現，當一個外加電場施加於薄膜時，會造成鍵結的電荷分開，形成極化及補償性內電場。當外加電場移除後，儘管薄膜內仍有殘餘的極化及內部電場，內部鍵結的電荷仍會被單獨自由電荷所中和變成電中性，因介電薄膜具很低的導電性，所以鬆弛電流隨時間的衰

減是一緩慢過程，且遵行Curie–von Schweidler law： n

at

P

J

=

− ，式

中的J為鬆弛電流密度(A/cm2)，P是總極化效應或表面電荷密度

(V·nF/cm)，t係時間(以秒為單位)，a為常數，n則是接近 1 的實數。而

在Y. Fukuda[42]的文章中，則將dielectric relaxation current歸納出

的關係式，代表dielectric relaxation current與E V

J ∝ 1/2並沒有關係。

(52)

流機制，經由Schottky equation及Pookel-Frenkel equation計算後，經曲

線配湊的結果。顯示在電場強度低於5 MV/cm的漏電流機制並非屬於

S-E與P-F，由圖 4-15 (b)可以清楚看到漏電流密度並未隨E1/2改變，因

此漏電流機制屬於dielectric relaxation current[42,43,45]。

而針對Ta/BST/Ta結構進行變溫量測，圖 4-16 為量測結果。對預沉積與退火 400℃後的BST薄膜而言，量測溫度為 100℃所量測的漏電流密度，在1 MV/cm電場下可分別維持在 8×10-7與4×10-7 A/cm2，而崩潰電場則分別維持在1.4 MV/cm與 1.8 MV/cm。顯示出當量測溫度越高，漏電流密度越高，造成這種現象的原因應為電子(或電洞)在傳輸過程中，由於溫度的效應而提高電子( 或電洞 ) 的遷移力 (mobility)，且降低阻礙電子(或電洞)移動的能障，故漏電流會增加 [46]。 4-1-4 Ta/BST/Ta 結構之 C-V 量測 圖4-17 (a)是沉積瓦數為 500 W、Ar/O2 = 50/0 氣氛中沉積的BST 薄膜經不同溫度退火處理，在 1 MHz的量測頻率下的電容密度-電場強度圖，預沉積、退火 400℃與退火 500℃之BST薄膜的電容密度分別為0.25、0.425 與 0.21 μF/cm2，電容值並不會因為電場改變而有明顯變化。而退火 400℃後有形成Ta2O5，雖然Ta2O5的介電常數較BST 薄膜低，會拉低整體電容密度，但Ta2O5的形成使表面粗糙度增加，

(53)

導致BST薄膜與電極間的接觸面積增加而提高電容密度，顯示退火 400℃後的表面粗糙度影響較大，而退火 500℃後主要是受到Ta2O5的影響。圖4-17 (b)則是沉積瓦數為 500 W、Ar/O2 = 40/10 氣氛中沉積的BST薄膜經不同溫度退火處理，預沉積與退火 400℃的電容密度值分別為0.525 與 0.575 μF/cm2。相較於Ar/O2 = 50/0 的條件，預沉積BST 的電容密度較高，而AFM的結果顯示 500 W、Ar/O2 = 50/0 沉積的BST 薄膜表面粗糙度較小，表示其高電容密度並非由表面粗糙度貢獻。由於氧空孔的多寡會影響介電材料的電容密度，而在沉積過程中BST薄膜內的氧空孔被氧補償，故電容值表現較佳。圖4-18 則是沉積瓦數為 500 W、Ar/O2 = 50/0 氣氛中沉積之BST 薄膜，經過不同電漿條件處理後的電容密度-電場強度圖。比較不同電漿處理時間：1 分鐘(P2 試片)、5 分鐘(P1 試片)及 10 分鐘(P3 試片)，由AFM的結果發現隨電漿處理時間增加，表面粗糙度增加，但電漿處理 5 分鐘與 10 分鐘後並無差別，故離子轟擊效應對BST薄膜表面的影響大於表面粗糙度，所以電容密度隨電漿處理時間增加而減少。在H. J. Cho[28]的文章中指出，經過電漿處理後的電容密度呈現降低的趨勢，係來自於離子轟擊對BST薄膜表面所造成的傷害，因此即使有O2-離子填補表面氧空孔，但影響性仍比離子轟擊要低。而經不同基材溫度的電漿表面處理後：室溫(P1 試片)與 300℃(P6 試片)，圖中

(54)

基材溫度為300℃時的電容密度較低，由AFM的結果可看出BST薄膜表面表面粗糙度的影響大於離子轟擊效應。但經不同功率的電漿表面處理後：300 W(P1 試片)與 500 W(P5 試片)，顯示電漿功率越高，O 2-離子填補表面氧空孔的效應大於離子轟擊效應，此因高電漿功率下的 O2-離子密度較高，填補的表面氧空孔較多。而經過N2電漿處理(P4 試片)後電容密度略微增加，從AFM的結果顯示電容密度的增加為表面粗糙度的影響，因粗糙的表面可以增加電極與BST薄膜間的接觸面積。圖 4-19 則是BST薄膜經過不同條件後處理的介電常數，BST薄膜經退火 400℃後的介電常數最高，介電常數為 27.61；其次則是P4 試片，介電常數為18。由於所沉積的BST薄膜為非晶質狀態，即使經過後處理仍呈現非晶質狀態，故在介電常數的表現上並不理想。此外，文獻[32]提到非晶質BST薄膜(1.3 μm)的介電常數約為 32；同樣在X.F. Chen [47]的文章中亦提到BST薄膜結構對介電常數的影響很大，基材溫度 300℃以下所沉積的BST薄膜皆為非晶質狀態，所以介電常數都很低，而基材未加熱所沉積的BST薄膜，即使在濺鍍過程中通入 50 ％的氧，介電常數約為12.5。而M. Yamato [31]的研究亦指出在 450℃ 沉積的BST薄膜(100 nm)在Ta底電極(20 nm)上，因BST薄膜結晶性不佳，介電常數亦僅達32。圖 4-20 (a)是沉積瓦數為 1000 W在Ar/O2 = 50/0 氣氛中沉積的BST

(55)

薄膜，經不同溫度退火處理後，電容密度與電場強度的關係，預沉積 BST薄膜與BST薄膜經退火 400℃的電容密度分別為 0.159 與 0.156 μF/cm2，退火後的電容值有些微下降。圖4-20 (b)則是在Ar/O2 = 40/10 氣氛中沉積的BST薄膜，預沉積BST薄膜與BST薄膜經退火 400℃的電容密度分別為0.234 與 0.229 μF/cm2，退火後的電容值亦略微下降，此結果顯示Ta2O5的影響大於表面粗糙度。圖4-21 是沉積瓦數為 1000 W、Ar/O2 = 50/0 氣氛中沉積的BST薄膜，經不同功率之N2O電漿表面處理後的電容密度-電場強度圖，其中 P1 試片為 300 W、P5 試片為 500 W、P7 試片為 700 W，詳細電漿處理條件如表3-2 所列。電容密度的下降是由於離子轟擊對BST薄膜表面的傷害[28]，但是隨著瓦數的增加，電容密度隨之增加，趨勢與沉積瓦數為500 W相同，由AFM的結果發現電容密度的增加與表面粗糙度無關，原因是在高電漿功率下的O2-離子密度較高，因此填補的表面氧空孔較多。 4-2 鈦酸鍶鋇薄膜與銅電極間的關係 4-2-1 BST/Cu 與 BST/Ta/Cu 結構之物性分析 圖4-22 為BST/Cu結構經不同溫度退火後的表面型態，BST薄膜的沉積條件為1000 W在Ar/O2 = 50/0 中，預沉積BST薄膜的表面粗糙度

(56)

nm，從圖 4-22 (c)可以觀察到表面形成一些凸出物，透過SEM的觀察 (圖 4-23)，更可以清楚看到預沉積的表面相當平坦且無凸出物，但經過退火 400℃後，表面即形成一顆顆的凸出物。由圖 4-24 (b)的AES 縱深分析，可以看到經退火400℃後，Cu離子已向上擴散(out-diffusion) 且在BST表面已有相當多的Cu離子，雖然從AES的分析中，Cu離子在 BST內部的分佈相當少。圖 4-25 可解釋Cu的擴散方式[48,49]，在通有氧氣的退火環境下，當氧擴散進BST薄膜後，與Cu底電極形成 CuO，由於Cu形成氧化物後且體積會膨脹，且Cu離子會經由氧化銅擴散出去並與O2-離子繼續反應而形成氧化物[50,51]，因此Cu離子會沿著氧擴散的途徑而向表面擴散出去，導致BST薄膜表面形成 hillocks。由上述結果瞭解到，若無披覆一層擴散阻障層於Cu底電極之上，經退火後Cu會擴散至表面並且導致hillocks，故本研究將Ta以阻障層的形式應用在Cu電極上。圖 4-26 為BST/Ta/Cu結構經不同溫度退火後的表面型態，BST薄膜的沉積條件為 1000 W、Ar/O2 = 50/0 氣氛中。對未經退火處理的BST/Ta/Cu結構而言，BST薄膜表面粗糙度比BST 薄膜沉積在Cu底電極上要低約 0.2 nm，而BST/Ta/Cu結構經退火 400℃後的表面粗糙度比BST/Cu結構經退火 400℃後低了約 5 nm。從圖4-26 (c)可發現到BST薄膜表面沒有形成hillocks，顯示Cu並未擴散

(57)

至表面，導致表面粗糙度增加的主因是在BST薄膜與Ta阻障層的界面處形成Ta2O5。由圖4-27 (b)的AES縱深分析，可以發現Ta經過退火後有形成一層很薄的Ta2O5，且Cu並未擴散至Ta阻障層。因為退火 500℃ 後氧擴散情形相當嚴重，導致形成過厚的Ta2O5，結果如圖 4-7 (c)所示，若BST/Ta/Cu結構經退火 500℃後，氧即會穿過此 25 nm Ta阻障層而擴散至Cu底電極會與BST/Cu結構同樣生成hillocks。由於對於經退火400℃處理後，Ta應用在本研究中，不僅可阻礙氧的擴散且亦阻擋Cu向上擴散，因此應用在Cu整合製程上是可考慮的選擇。 4-2-2 Cu/BST/Cu 與 Cu/Ta/BST/Ta/Cu 結構之電性分析 圖4-28 (a)為Cu/BST/Cu薄膜電容結構，在不同退火條件下的漏電流密度-電場密度圖，BST薄膜的沉積條件為 1000 W、Ar/O2 = 50/0 氣氛中。預沉積的BST薄膜在 1 MV/cm電場下(指上電極與BST薄膜的關係)的漏電流密度為 1.5×10-4 A/cm2，崩潰電場為0.7 MV/cm，由AFM 的結果，表面粗糙度過大是造成漏電流增加的主因。經退火400℃處理後，Cu的擴散導致在啟始電場下已經崩潰。而圖 4-28 (b)為 Cu/Ta/BST/Ta/Cu薄膜電容結構，預沉積BST薄膜與BST薄膜經退火 400℃後在 1 MV/cm電場下的漏電流密度分別為 2×10-6與 1.5×10-5 A/cm2，在 1×10-6 A/cm2漏電流密度下的崩潰電場則分別約為 0.86

(58)

Cu/BST/Cu結構的漏電流（底電極與BST薄膜間的關係）在 1 MV/cm 電場下為5×10-4 A/cm2，但Cu/Ta/BST/Ta/Cu結構的漏電流在 1 MV/cm 電場下為2×10-5 A/cm2，由於Cu底電極表面粗糙度很大，導致漏電流密度較高，但Ta/Cu底電極的表面較為平坦，所以漏電流密度較低。底電極的表面粗糙度亦影響到沉積後的BST薄膜表面粗糙度，因此在負偏壓的表現（上電極與BST薄膜間的關係），Cu/Ta/BST/Ta/Cu結構的漏電流密度較低。經過 400℃退火處理後，由於Ta阻障層有效阻礙氧擴散至Cu底電極而形成氧化銅，且並抵擋Cu向上擴散，因此漏電流表現上較佳。針對漏電流的機制在正偏壓量測的條件下，從圖4-29 (a)中可以看到，Cu/BST/Cu結構在低於 1 MV/cm電場下的漏電流機制屬於S-E，高於1 MV/cm電場後便由P-F效應所主導，曲線配湊的結果顯示出對 Cu/BST/Cu結構而言，Cu底電極與BST薄膜界面關係的影響性比BST 薄膜內部的空孔或缺陷要大。而Cu/Ta/BST/Ta/Cu結構在低於 0.36 MV/cm電場下的漏電流機制是由S-E所主導，高於 0.36 MV/cm電場的漏電流機制便轉由P-F效應主導，顯示BST薄膜內部的空孔或缺陷的影響性比Ta/Cu底電極與 BST薄膜界面要大，意味著在低電場 (1 MV/cm)下，空孔或缺陷在BST薄膜中的能障降低很多[36]。針對 Cu/Ta/BST/Ta/Cu薄膜電容結構的變溫量測，如圖 4-30 所示，漏電流

(59)

密度隨量測溫度提高而變差，主要原因應為電子的能障降低所導致，因有阻障層故可排除為Cu的擴散，結果與Ta/BST/Ta的趨勢是相同。

(60)

500 600 700 800 900 1000 0 5 10 15 20 RF power De po si te d r a te (Å /m in ) Ar/O₂ = 50/0 Ar/O₂ = 40/10 圖4-1 鈦酸鍶鋇薄膜在不同瓦數及氣氛下的沉積速率

(61)

(b) (c) (d) 2. 0 2 4 6 8 0 2 4 6 8 0 2 4 2. 2. 1. 1. 1. 1. 0. 1. 0. 0. 0. 0. Ta Bottom electrode annealed at 500 ºC annealed at 400 ºC RM S( nm ) as-deposited (a) 圖 4-2 BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜經不同溫度退火後的表面型態：(a) 表面粗糙度比, (b)預沉積, (c)退火 400℃, (d) 退火 500℃

(62)

(b) 0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 annealed at 400 ºC RM S( nm ) as-deposited (a) (c) 圖 4-3 BST/Ta結構、500 W, Ar/O2 = 40/10 沉積的BST薄膜經不同溫度退火後的表面型態：(a) 表面粗糙度比, (b)預沉積, (c)退火 400℃

(63)

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 annealed at 400 ºC RM S( nm ) as-deposited (a) 0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 annealed at 400 ºC RMS( nm ) as-deposited (b) 圖 4-4 BST/Ta結構、不同瓦數在Ar/O2 = 50/0 氣氛中沉積的BST薄膜經不同溫度退火後的表面粗糙度比：(a) 700 W, (b)1000 W

(64)

0 2 4 6 8 10 表面粗糙度為 0.65 nm P6 P5 P4 P3 P2 RM S( nm ) P1 (a) (b) (c) (d) (e) (f) (g) 圖 4-5 BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜經不同電漿處理後的表面型態：(a)表面粗糙度比, (b) P1, (c) P2, (d) P3, (e) P4, (f) P5, (g) P6

(65)

0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 P7 P5 P1 RM S(nm ) as-deposited (a) (b) (d) (c) (e) 圖 4-6 BST/Ta結構、1000 W, Ar/O2 = 50/0 沉積的BST薄膜經不同電漿處理後的表面型態：(a)表面粗糙度比, (b)預沉積, (c) P1, (d) P5, (e) P7

(66)

0 50 100 150 200 0.0 5.0x105 1.0x106 1.5x106 2.0x106 2.5x106 3.0x106 In te ns ity Sputtering time O Ba Ti Sr Ta Ta BST (a) 0 50 100 150 200 250 300 0.0 5.0x105 1.0x106 1.5x106 2.0x106 2.5x106 3.0x106 Ta 2_O 5 O Ta BST Ba Ti Sr Ta In te ns ity Sputtering time (b) 0 50 100 150 200 250 300 350 400 450 500 550 600 650 700 0.0 5.0x105 1.0x106 1.5x106 2.0x106 2.5x106 BST Ta2O5 Ta O Ba Ti Sr Ta In te ns ity Sputtering time (c) 圖 4-7 BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜經不同溫度退火後的歐傑縱深分析：(a)預沉積, (b)退火 400℃, (c)退火 500℃

(67)

0 50 100 150 200 250 0.0 5.0x105 1.0x106 1.5x106 2.0x106 2.5x106 3.0x106 3.5x106 In te ns ity Sputtering time O Ba Ti Sr Ta BST Ta 圖 4-8 BST/Ta結構、500 W, Ar/O2 = 40/10 沉積的BST薄膜的歐傑縱深分析

(68)

-3 -2 -1 0 1 2 3 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 Ta/BST/Ta Ar/O₂=50/0 500 W 700 W 1000 W L eak age C u rrent D ens it y(A /cm 2 ) Electric Field (MV/cm) 圖 4-9 Ta/BST/Ta結構、在不同瓦數，相同氣氛(Ar/O2 = 50/0)沉積之BST 薄膜的漏電流密度-電場強度圖

(69)

-3 -2 -1 0 1 2 3 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 Ta/BST/Ta Ar/O₂= 40/10 as-deposited 400 ºC -3 -2 -1 0 1 2 3 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 Ta/BST/Ta Ar/O₂ = 50/0 as-deposited 400 ºC 500 ºC L eak age C u rren t D en sity(A /cm 2 ) Electric Field (MV/cm) (a) L eak age C u rren t D en sity(A /cm 2 ) Electric Field (MV/cm) (b) 圖 4-10 Ta/BST/Ta結構、500 W在不同氣氛下沉積之BST薄膜，在不同退火溫度處理後的漏電流密度-電場強度圖：(a)Ar/O2 = 50/0, (b) Ar/O2 = 40/10

(70)

-3 -2 -1 0 1 2 3 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 5min, RT, ICP = 300W as-deposited N₂O 150sccm N 2 150sccm L eak age C u rren t D en sity(A /cm 2 ) Electric Field (MV/cm) -3 -2 -1 0 1 2 3 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 5min, N 2O 150sccm ICP = 300W as-deposited RT 300 ºC L eak age C u rren t D en sity(A /cm 2 ) Electric Field (MV/cm) (a) (b) 圖 4-11 Ta/BST/Ta結構、500 W, Ar/O2 = 50/0 沉積之BST薄膜在不同電漿條件處理後的漏電流密度-電場強度圖：(a)不同處理氣氛, (b)不同基材溫度

(71)

-3 -2 -1 0 1 2 3 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 RT, N 2O 150sccm ICP = 300W as-deposited 1 min 5 min 10 min L eak age C u rren t D en sity(A /cm 2 ) Electric Field (MV/cm) -4 -3 -2 -1 0 1 2 3 4 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 5min, RT, N 2O 150sccm as-deposited ICP 300 W ICP 500 W (c) L eak age C u rren t D en sity(A /cm 2 ) Electric Field (MV/cm) (d) 圖4-11(續) Ta/BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜在不同電漿處理後的漏電流密度-電場強度圖：(c)不同處理時間, (d)不同電漿功率

(72)

-3 -2 -1 0 1 2 3 10-10 10-9 10-8 10-7 10-6 L eak age C u rren t D en sity(A /cm 2 ) Electric Field (MV/cm) Ta/BST/Ta Ar/O₂=50/0 as-deposited 400 ºC (a) -3 -2 -1 0 1 2 3 10-10 10-9 10-8 10-7 10-6 10-5 Ta/BST/Ta Ar/O₂= 40/10 as-deposited 400 ºC L eak age C u rrent Den sity(A/cm 2 ) Electric Field (MV/cm) (b) 圖 4-12 Ta/BST/Ta結構、1000 W在不同氣氛下沉積之BST薄膜，在不同

退火溫度處理後的漏電流密度-電場強度圖：(a) Ar/O2 = 50/0, (b) Ar/O2 =

(73)

10 10 -3 -2 -1 0 1 2 3 10-10 10-9 10-8 10-7 10-6 -5 -4 L ea k age C u rrent Densit y( A/cm 2 ) Ta/BST/Ta as-deposited P1 P5 P7 Electric Field (MV/cm) 圖 4-13 Ta/BST/Ta結構、1000 W, Ar/O2 = 50/0 沉積的BST薄膜經不同電漿條件處理後的漏電流密度-電場強度圖

(74)

0 500 1000 1500 -22 -20 -18 -16 -14 -12 -10 -8 -6 -4 -2 0 ε r=1.445 ε r=4.741 S chottky E mission ln (J) (A /c m 2 ) E1/2 (V/cm)1/2 0 500 1000 1500 -16 -14 -12 -10 -8 -6 -4 -2 ε_r=8.08943 P oole-F renkel effect

ln (J/E ) (A /c m 2 ) E1/2 (V/cm)1/2 (a) 0 500 1000 1500 -25 -20 -15 -10 -5 0 S chottky E mission ε r=2.09479 ε_r=4.7554 ln (J) (A /c m 2 ) E1/2 (V/cm)1/2 0 500 1000 1500 -15 -10 -5 0 ε r=9.44649

P oole-F renkel effect

ln (J/E ) (A /c m 2 ) E1/2 (V/cm)1/2 (b) 圖 4-14 Ta/BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜經不同退火條件的漏電流機制：(a) 預沉積(n = 1.884), (b) 退火 400℃(n = 2.214)

(75)

0 500 1000 1500 2000 2500 3000 3500 -24 -22 -20 -18 -16 -14 -12 -10 -8 -6 -4 -2 0 ε_r=4.511 S c h o ttky E m is s io n

D ie le c tric R e la xa tio n C urre n t J α V ln (J ) (A /cm 2 ) E1/2_(V/cm)1/2 (a) 0 500 1000 1500 2000 2500 3000 3500 -20 -15 -10 -5 0 ε_r=31.618 D ie le c tric R e la xa tio n C u rre n t

J α V ln (J/ E ) (A /c m 2 ) E1/2 (V/cm)1/2 (b) 圖 4-15 Ta/BST/Ta結構、1000 W, Ar/O2 = 50/0 預沉積的BST薄膜其漏電

(76)

-3 -2 -1 0 1 2 3 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 R T 100 ºC 200 ºC L eak age C u rren t D en sity(A /cm 2 ) Electric Field (MV/cm) Ta/BST/Ta 1000W, Ar/O₂= 50/0 as-deposited RT 100 ºC 200 ºC (a) -3 -2 -1 0 1 2 3 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 R T 100 ºC 200 ºC L eak age C u rren t D en sity(A /cm 2 ) Electric Field (MV/cm) Ta/BST/Ta 1000W, Ar/O₂= 50/0 400 ºC RT 100 ºC 200 ºC (b) 圖 4-16 Ta/BST/Ta結構、1000 W, Ar/O2 = 50/0 沉積的BST薄膜在不同量測溫度下的漏電流密度-電場強度圖：(a) 預沉積, (b)退火 400 ℃

(77)

-2 -1 0 1 2 0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 500 ºC a s -de po s ite d 400 ºC Ca p a ci ta nce D ens it y (μ F/ cm 2 ) Electric Field (MV/cm) 500 W, Ar/O₂= 50/0 as-deposited 400 ºC 500 ºC (a) -2 -1 0 1 2 0.40 0.45 0.50 0.55 0.60 a s -de po s ite d 400 ºC 500 W, Ar/O₂=40/10 as-deposited 400 ºC Ca pa ci ta nc e D en si ty (μ F/c m 2 ) Electric Field (MV/cm) (b) 圖 4-17 Ta/BST/Ta結構、500 W在不同氣氛下沉積的BST薄膜經不同溫

(78)

-2 -1 0 1 2 0.00 0.05 0.10 0.15 0.20 0.25 0.30 0.35 0.40 0.45 0.50 P 4 P 3 P 6 P 5 P 2 P 1 Capacitance Densit y ( μ F/ cm 2 ) Electric Field (MV/cm) p1 p2 p3 p4 p5 p6 圖 4-18 Ta/BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜經不同電漿處理後的電容密度-電場強度圖(代號如表 3-2 所列) 0 5 10 15 20 25 30 P 6 P 5 P 4 P 3 P 2 P 1 400 ºC a s D ielec tric c o ns ta n t ( κ) 圖 4-19 Ta/BST/Ta結構、500 W, Ar/O2 = 50/0 沉積的BST薄膜經不同處理後的介電常數

(79)

-2 -1 0 1 2 0.14 0.15 0.16 0.17 a s -de po s ite d 400 ºC 1000 W, Ar/O₂=50/0 as-deposited 400 ºC Ca pa ci ta nc e De ns it y (μ F/ cm 2 ) Electric Field (MV/cm) (a) -2 -1 0 1 2 0.18 0.20 0.22 0.24 0.26 a s -de p o s ite d 400 ºC 1000 W, Ar/O₂=40/10 as-deposited 400 ºC Ca pa ci ta nc e De n si ty (μ F/c m 2 ) Electric Field (MV/cm) (b) 圖 4-20 Ta/BST/Ta結構、1000 W在不同氣氛下沉積的BST薄膜經不同溫