行政院國家科學委員會專題研究計畫 成果報告
新世代甚寬頻無線通訊系統射頻傳收機架構之研究(3/3)
計畫類別： 個別型計畫 計畫編號： NSC93-2213-E-110-009- 執行期間： 93 年 08 月 01 日至 94 年 07 月 31 日 執行單位： 國立中山大學電機工程學系(所) 計畫主持人： 洪子聖 計畫參與人員： 彭康峻、趙哲寬、何文豪、陳俞安 報告類型： 完整報告 處理方式： 本計畫可公開查詢中 華 民 國 94 年 8 月 2 日
行政院國家科學委員會計畫研究計畫成果報告
新世代甚寬頻無線通訊系統射頻傳收機架構之研究(3/3)
RF Transceivers for Ultra-Wideband Wireless Communication
Systems beyond 3G (3/3)
計畫編號：NSC 93-2213-E-110-009
執行期限：93 年 8 月 1 日至 94 年 7 月 31 日
主持人：洪子聖 國立中山大學電機系
計畫參與人員：彭康峻、趙哲寬、何文豪、陳俞安 國立中山大學電機系
一、中文摘要 本計畫目標在設計新世代甚寬頻之射頻 傳收機以能應用在未來超越第三代之行動通 訊系統上。發射端部分為一創新架構，結合 了極座標調制及雙點差異積分調制器等兩種 前瞻性技術，前者可使得功率放大器兼顧高 線性度與高轉換效率，後者可以避免正交調 制技術及混波器的使用，大幅降低類比電路 複雜度而達到高調制精確度及高數位積體電 路化的目標。在接收端部分規劃採用帶通差 異積分調制器之數位中頻架構，使所接收之 射頻訊號先經過具有影像拒絕功能之低雜訊 放大器，然後藉由雙平衡式混波器直接降至 100 MHz 與 1 GHz 之間的高中頻範圍，但仍 能實行高動態範圍及高訊雜比之類比數位轉 換器功能，進而讓正交解調及通道選擇得以 全數位的方式精準完成。 關鍵詞：極座標調制，雙點差異積分調制， 帶通差異積分調制 AbstractThe goal of this project is to exploit new RF transceiver architectures that can be applied to ultra-wideband wireless communication system beyond 3G. For the transmitter, a novel architecture is proposed to combine two advanced techniques, polar modulation and two-point delta-sigma modulation , skillfully. The former can bring about a power amplifier with extremely high linearity and conversion efficiency. The latter can translate the baseband signal to RF without quadrature modulator and thus eliminate the use of mixers, which reduces the required analog complexity effectively and can achieve higher modulation accuracy and digital integration. In the receiver, an advanced
based on digital-IF architecture has been planned. The received signal will be amplified by a low-noise amplifier with image-reject capability and then down-converted to a high IF between 100 MHz and 1 GHz using double-balanced mixer. At such a high IF, BP-∆ΣM can still perform analog-to-digital conversion with high dynamic range and S/N ratio. This makes it possible that quadrature demodulation and channel select can be done in digital domain.
Keywords: Polar modulation, two-point
delta-sigma modulation, band-pass delta-sigma modulation 二、緣由與目的 1. 發射機架構 在行動通訊系統中，功率放大器一直 是射頻發射機中最為關鍵的元件，而設計 的難處在於如何兼顧線性度與效率。在高 資料率傳輸的通訊系統中，幾乎是採用具 有高頻譜效率如 QPSK、QAM 等數位調 制技術，其峰值對平均功率比值高達 3~6 dB，故需有良好的線性度以保持調制訊號 品質與鄰近通道功率比例。傳統的線性射 頻發射機架構採用了正交調制技術，具備 相當優異的射頻性能，但應用於變動波包 系 統 時 需 使 用 一 高 線 性 度 的 功 率 放 大 器 避免訊號失真，但效率與線性度兩者通常 互相衝突，且此類功率放大器在高功率輸 出時線性度較差，傳統上會採用功率倒退 (back off) 方 式 犧 牲 效 率 來 換 取 之 線 性 度，故一般來說轉換效率不佳為此架構先 天無法克服之缺點。 有 許 多 兼 顧 功 率 放 大 器 線 性 度 與 效 率之發射機架構陸續被提出，如 LINC 架
Components)[1]、動態偏壓架構(Dynamic bias)[2]-[4] 及 波 包 消 除 重 建 架 構 (EER, Envelope Elimination and Restoration)[5]
等。LINC 顧名思義是使用非線性的功率 放大器將訊號線性放大，但實作上仍面臨 困難，例如如何實現低損耗之功率合併。 動 態 偏 壓 概 念 是 將 功 率 放 大 器 從 傳 統 的 固定偏壓改為變動波包偏壓，將有助於改 善功率轉換效率，但仍使用線性功率放大 器故效率改善效果有限。在 1952 年 Kahn 提出了 EER 架構，是以類比方式分離波 包訊號與相位調制載波。波包偵測器將輸 入射頻訊號之低頻波包成分取出，由 S 類 放大器放大後成為 E 類放大器之供應電 壓；限制器保留固定波包大小之相位調制 載波作為 E 類放大器之輸入訊號，由 E 類 放 大 器 輸 出 電 壓 正 比 於 供 應 電 壓 的 特 性，對於固定波包大小之相位調制載波施 以振幅調制，在發射機輸出端重建射頻訊 號。雖然 EER 發射機架構早被提出，但 早期由於製程的不進步而使頻寬受限，且 在 射 頻 頻 段 不 易 實 現 一 高 效 率 功 率 放 大 器。一直到近年來製程逐漸進步才有真正 去實踐 EER 發射機架構[6]-[9]，因使用 S 類及 E 類等高效率功率放大器而具有高 轉換效率，但在射頻頻段使用類比元件不 僅難以精確地分離波包與相位訊號，使系 統調制頻寬仍受到限制，無法適用於現今 高資料傳輸率的無線通訊系統上，同時也 難以達到全積體化之射頻發射機。 為了改善傳統 EER 架構之缺點，一 種 在 基 頻 即 以 數 位 訊 號 處 理 方 式 來 分 離 波包與相位之極座標轉換技術被提出。相 較於 EER 使用射頻類比元件，極座標調 制技術使用大量的數位電路，不僅具有更 好的調制精確度，並且更容易達到積體化 之目的。在極座標調制之射頻發射機中， 早 先 已 有 Tropian 公 司 發 表 相 關 產 品 [10]-[12]，接著如 RFMD 與 Skywork 等公 司也陸續發表相關產品[13],[14]，雖然展 現了良好的線性度，但波包路徑採用的處 理 方 式 並 非 高 效 率 之 切 換 式 直 流 轉 換 器，故效率方面並無特別顯著優點，而且 產品仍以 GSM/GPRS 與 EDGE 等 2G 或 2.5 G 雙模系統為主。 RF Rectangular to Polar I Q Delta-Sigma Modulation DAC Class-E PA DC-DC converter Phase Envelope Class-S PA Frequency Modulator Differentiator Frequency Digital 圖 1 採用極座標調制之發射機架構 圖1 為本計畫所實踐之極座標調制架 構圖，在波包路徑的 S 類功率放大器中， 以 一 階 差 異 積 分 調 制 器 取 代 傳 統 的 脈 衝 寬度調制器[15]，在數位電路上更容易實 踐。波包路徑與 Tropian 等公司所採用的 串聯電壓調制器架構相比[12]，可使用一 高 效 率 之 切 換 式 直 流 轉 換 器 來 還 原 波 包，將具有更好的效率表現。相位路徑之 相位訊號經微分成為頻率後，透過 DAC 轉成類比波形作頻率調制之用，頻率調制 器 的 實 現 方 式 則 採 用 雙 點 差 異 積 分 調 制 頻率合成器[16],[17]，如圖 2 所示，不需 使 用 射 頻 混 波 器 即 可 直 接 作 固 定 波 包 之 相位或頻率調制，可進一步簡化發射機架 構。此架構大量使用數位電路來改善輸出 射頻訊號品質，而且能兼顧高線性度與高 效率，十分適用於未來多模態無線通訊系 統。 PFD Loop Filter Multi-Modulus Divider Reference Delta-Sigma Modulator Transmit Filter From Channel Selector Transmit Signal RF DAC Fractional-N Frequency Synthesizer 圖 2 採用雙點差異積分調制頻率合成器架構 2. 接收機架構 傳統上，由 Armstrong 所提出之超外差 架構被廣泛地運用在各種無線通訊系統中。 該架構採用了中頻的概念，即先將射頻訊號 降至中頻後，使用一通道選擇濾波器將所要 的訊號過濾出來再加以解調，這使得接收機 機具有相當優異的影像拒絕能力及動態範 圍，然而高選擇度的要求使得通道選擇需要 SAW 濾波器而難以被整合入單晶片中。為了 進 一 步 提 升 晶 片 整 合 度 ， 近 年 來 零 中 頻 2
（Zero-IF）架構被廣泛地討論[18],[19]。由於 零中頻架構是將射頻訊號直接降至基頻再加 以濾波及解調，其面臨了幾個主要的問題， 包括直流位移（DC Offset）、偶次項失真 （Even-Order Distortion）、閃爍雜訊（Flicker Noise）、IQ 振幅及相位不平衡，其中直流位 移及偶次項失真問題接直接受射頻電路線性 度之影響，而對於新世代無線通訊系統其線 性度要求原本就遠高於現今所使用無線通訊 系統，若選擇此架構將使射頻元件線性度規 格 將 非 常 嚴 苛 且 難 以 實 現 。 低 中 頻 (Low-IF)[20],[21]架構同樣是近年來極受矚 目 之 架 構 ， 目 前 被 廣 泛 運 用 於 GPRS 及 Bluetooth 等系統中。低中頻架構是將射頻訊 號降至通道寬度一半的頻率再利用多相位濾 波器(Poly-Phase)濾除影像訊號，這使其得以 避免掉大部分零中頻架構所面臨之問題，因 而可以降低對射頻元件線性度之要求。然而 多相位濾波器主要是利用增加階數以換取頻 寬，在大系統通道頻寬的要求下，多相位濾 波器將非常複雜且佔面積，此外由於設計階 數的增加，損耗也將與之俱增導致訊號衰減 而降低系統之靈敏度。 BPF Image-Reject LNA DBM LO BP-DSM NCO ) cos(ωIFt ) sin(ωIFt Multiplier Multiplier IF ω Channel Select LPF Channel Select LPF I Q RF ω LO ω 圖3 採用帶通差異積分調制之接收機架構 由於超外差、零中頻以及低中頻等架構 皆難以滿足所規劃新世代無線通訊系統之高 規格設計要求，採用高中頻(High IF)的架構 成為本計畫主要方向。本計畫中運用帶通差 異 積 分 調 制 器(BP-∆ΣM) 之 數 位 中 頻 架 構 [22]-[26]，如圖 3 所示，使所接收之射頻訊號 先經過具有影像拒絕功能之低雜訊放大器， 然後藉由雙平衡式混波器直接降至100 MHz 與1 GHz 之間的高中頻範圍，但仍能實行高 動態範圍及高訊雜比之ADC 功能，進而讓正 交解調及通道選擇得以全數位的方式精準完 成，使得接收機架構能具有直接降頻架構之 省略影像拒絕及表面聲波濾波器等優點，達 成高數位積體電路化之目標。 三、結果與討論 1. 極座標調制發射機 如圖 1 所示，以座標旋轉數位演算法 在FPGA 上實現直角座標與極座標轉換之 數位電路，波包路徑以一階差異積分調制 配合高效率切換式直流轉換器(圖 4)構成 一 S 類功率放大器，可高效率地放大波包 訊號，配合 E 類功率放大器(圖 5)之輸出 電 壓 與 供 應 電 壓 間 具 有 良 好 的 線 性 關 係，使極座標調制發射機可同時兼具高效 率與高線性度。配合動態輸入功率控制操 作，可使發射機之轉換效率或線性度都幾 乎能與輸出功率無關，以實際傳送 1.2288 Msps QPSK 之 1.9 GHz CDMA2000 1x 訊 號為例，發射機在輸出功率為 10~22 dBm 之範圍內，汲極效率約為 48 %，ACPR 約 為 47 dB，EVM 約為 6 %，如圖 6 所示。 圖 7 與圖 8 分別在最大功率輸出時所量得 訊號之輸出頻譜與解調結果，分別用來決 定 ACPR 與 EVM 值。 圖 4 所設計之切換式直流轉換器晶片 圖 5 所設計之 E 類功率放大器晶片
9 11 13 15 17 19 21 23 Output Power (dBm) 0 10 20 30 40 50 60 E ff ic ie n c y ( % ) A C P R ( d B ) E V M ( % ) ACPR EVM DE PAE 圖 6 極座標調制發射機於不同輸出功率之效 率、ACPR 及 EVM 之量測結果 圖 7 極座標調制發射機於最大輸出功率時之 訊號頻譜用以決定 ACPR 值 圖 8 極座標調制發射機於最大輸出功率時之 訊號解調結果用以決定 EVM 值 2. 雙點差異積分調制頻率合成器 如圖 2 所示實現一採用雙點差異積分調 制技術之寬頻率調制頻率合成器，具有低成 本、低功率消耗以及高資料傳輸率等特性。 此頻率調制頻率合成器技術主要存在有兩個 設計瓶頸，包括雙點調制不匹配以及鎖相迴 路之非線性特性都會導致調制訊號嚴重失 真。透過徹底的系統分析，我們能夠相當精 確地預測出雙點調制不匹配以及鎖相迴路之 非線性特性對於調制訊號品質影響的程度。 最後我們完成了一個高性能之1.9 GHz 雙點 差異積分調制頻率合成器，其中基頻數位電 路包括差異積分調制器、數位濾波器、通道 選擇器是以FPGA 完成，鎖相迴路 IC 則利用 Peregrine 公司之 PE3366，而唯一射頻元件： 雙點電壓控制振盪器則是自行設計，如圖 9 所示。以傳送2.5 Mbps GFSK 訊號為例，圖 10 顯示頻道切換時間少於 15 µs，而圖 11 所 示解調結果其FSK error 低於 2.2 %。 圖 9 所設計之雙點電壓控制振盪器晶片 圖10 雙點差異積分調制頻率合成器之鎖入暫態 測試用以決定頻道切換時間 圖11 雙點差異積分調制頻率合成器之輸出訊號 解調結果用以決定FSK error 值 3. 帶通差異積分調制接收機 如圖 3 所示，BP-∆ΣM 能將在高中頻範 圍之類比訊號取樣成數位訊號，如此不僅能 解決傳統中頻類比解調電路中的 IQ 訊號之 增益及相位不平衡問題，亦能有效提升系統 的整體的動態範圍。具體實踐方式如圖12 所 示，是由迴路濾波器、取樣器、量化器及DAC 的組成。其中關鍵元件迴路濾波器的設計又 4
分為類比連續時間型如RC、Gm-C、LC 等， 以及數位離散時間型如交換式電容濾波器。 雖然採連續時間濾波器的BP-∆ΣM 的線性度 較差，但是其操作速度卻遠高於採用交換式 電容濾波器者。在高中頻操作頻率的前提 下，本計畫 BP-∆ΣM 是採取四階 LC 連續時 間型設計。 圖12 所採用之帶通差異積分調制架構說明 四、成果自評 在本計畫中，我們發展適合新世代射頻 傳收機之射頻電路架構，包括採用極座標調 制之發射機架構，採用雙點差異積分調制之 頻率合成器架構，以及採用帶通差異積分調 制之接收機架構。至目前為止之相關成果整 理如下： 1. 已發表期刊論文 3 篇[17],[27],[28]，國際 會議論文7 篇[15],[16],[29]-[33]。 2. 已完成 8 件晶片製作，其中 2 件獲國家晶 片實現中心選為佳作[34],[35]。 3. 參與教育部通訊專題製作競賽獲得研究 所組特優[36]。 五、參考文獻
[1] D. C. Cox, “Linear amplification with nonlinear components,” IEEE Trans. Commun., vol. 22, pp. 1942–1945, Dec. 1974.
[2] J. Staudinger, B. Gilsdorf, D. Newman, G. Norris, G. Sadowniczak, R. Sherman, and T. Quach, “High efficiency CDMA power amplifier using dynamic envelope tracking technique,” IEEE MTT-S Int. Microwave Symp.
Dig., 2000, pp. 837-876.
[3] G. Hanington, P. F. Chen, P. M. Asbeck, and L. E. Larson, “High-efficiency power amplifier using dynamic power-supply voltage for CDMA applications,” IEEE Trans. Microwave
Theory and Tech., vol. 47, pp. 1471-1476, Aug.
1999.
[4] B. Sahu and G. A. Ricon-Mora, “A high-efficiency linear RF power amplifier with power-tracking dynamically adaptive buck-boost supply,” IEEE Trans. Microwave
Theory Tech., vol. 52, pp. 112-120, Jan. 2004.
[5] L. R. Kahn, “Single sideband transmission by envelope elimination and restoration,” in Proc.
IRE, vol. 40, pp .803-806, Jul. 1952.
[6] F.H. Raab, “Intermodulation distortion in Kahn-technique transmitters,” IEEE Trans.
Microwave Theory Tech., vol. 44, pp.
2273-2278, Dec. 1996.
[7] T. Sowlati, Y. Greshishchev, C. Salama, T. Andre, G. Rabjohn, and J. Sitch, “Linear transmitter design using high efficiency class E amplifier,” in Proc. 6th IEEE International
Symposium on Personal, Indoor and Mobile Radio Communications, 1995, pp. 1233.
[8] F.H. Raab et. al., “L-Band transmitter using Kahn EER technique,” IEEE Trans. Microwave
Theory and Tech., vol. 46, pp. 2220-2225, Dec.
1998.
[9] F.H. Raab and D.J. Rupp, “High efficiency single sideband HF/VHF transmitter based upon envelope elimination and restoration,” in
Proc. 6th International Conference on HF Radio Systems and Techniques, 1994, pp.
21–25.
[10] W.B. Sander, S.V. Schell, and B.L. Sander, “Polar modulator for multi- mode cell phones,” in Proc. IEEE Custom Integrated Circuits Conf., 2003, pp. 439-445.
[11] A. Hadjichristors, “Transmit architectures and power control schemes for low cost highly integrated transceivers for GSM/EDGE applications,” in Proc. IEEE Int. Symp. Circuits
and Systems ISCAS’03, 2003, pp. 610-613.
[12] E. McCune, “Multi-mode and multi-band polar transmitter for GSM, NADC, and EDGE,” in Proc. IEEE WCNC, 2003, pp. 812-815.
[13] A. W. Hietala, “A quad-band 8PSK/GMSK polar transceiver,” in IEEE RFIC Symp. Dig., 2005 pp. 9-12.
[14] T. Sowlati, D.Rozenblits, R.Pullela, M. Damgaard, D. Koh, E. McCarthy, D. Ripley, F. Balteanu, I. Gheorghe, K. Juan, S. Wloczysiak, and D. Firoiu, “Polar loop transmitter for GSM/GPRS/EDGE” in IEEE RFIC Symposium
Dig., 2005, pp. 13-16.
[15] J.K. Jau, F.Y. Han, M.C. Du, and T.S. Horng, "Polar modulation-based RF power amplifiers with enhanced envelope processing technique," in Proc. European Microwave Conf., 2004, pp. 1317-1320.
[16] K.C. Peng, J.K. Jau and T.S. Horng, "A novel EER transmitter using two-point delta-sigma modulation scheme for WLAN and 3G applications," in IEEE MTT-S International
Microwave Symp., Dig., 2002, pp. 1651-1654.
6
Horng, "High-performance frequency-hopping transmitters using two-point delta-sigma modulation," IEEE Trans. Microwave Theory
Tech., vol. 52, pp. 2529-2535, Nov. 2004.
[18] A.A. Abidi, “Direct-conversion radio transceivers for digital communications,” IEEE
J. Solid-State Circuits, vol. 30, pp. 1399-1409,
Dec. 1995.
[19] B. Razavi, “Design considerations for direct-conversion receivers,” IEEE Trans.
Circuits Systems-II, vol. 44, pp. 428-435, June
1997.
[20] J. Crols and M.S.J. Steyaert, “A single-chip 900 MHz CMOS receiver front-end with a high performance low-IF topology,” IEEE J.
Solid-State Circuits, vol. 30, pp. 1483-1492,
Dec. 1995.
[21] J. Crols and M.S.J. Steyaert, “Low IF topologies for high performance analog front ends of fully integrated receivers,” IEEE Trans.
Circuits Systems-II, vol. 45, pp. 269-282,
March 1998.
[22] W. Gao and W.M. Snelgrove ”A 950-MHz IF second-order integrated LC bandpass delta-sigma modulator “ IEEE J. Solid-State
Circuits, vol. 33, pp. 723-732, May 1998.
[23] A. Jayaraman, P. Asbeck, K. Nary, S. Beccue, and K. C. Wang, “Bandpass delta-sigma modulator with 800 MHz center frequency”, in
Proc. GaAs IC Symp., 1997, pp. 95-98.
[24] W. Gao, J.A. Cherry, and W. M. Snelgrove, “A 4 GHz fourth-order SiGe HBT band pass ∆-Σ modulator” in Proc. VLSI Circuits Symp., 1998, pp. 174-175.
[25] J. A. Cherry, W. M. Snelgrove, and W. Gao “On the design of a fourth-order continuous-times LC delta-sigma modulator for UHF A/D conversion.” IEEE Trans. Circuits
Systems-II, vol. 47, pp. 518-530, June 2000.
[26] G. Raghavan et. al., “Architecture, design, and test of continuous-time tunable intermediate-frequency bandpass delta-sigma modulator” IEEE J. Solid-State Circuits, vol. 36, pp. 5-13, Jan. 2001.
[27] K.C. Peng, C.H. Huang, C.N. Pan and T.S. Horng, "High-performance bluetooth transmitters using two-point delta-sigma modulation," Electronics Letters, vol. 40, pp. 544-545, April 2004.
[28] T.S. Horng, K.C. Peng, J.K. Jau, and Y.S. Tsai, "S-parameter formulation of quality factor for a spiral inductor in generalized two-port configuration," IEEE Trans. Microwave Theory
Tech., vol. 51, pp. 2197-2202, Nov. 2003.
[29] T.S. Horng, K.C. Peng, J.K. Jau, and Y.S.
Tsai, "S-parameter formulation of quality factor for a spiral inductor in generalized two-port configuration," in IEEE RFIC Symp. Dig. 2003, pp. 255-258.
[30] K.C. Peng, C.H. Huang, C.N Pan, and T.S. Horng, "High performance frequency hopping transmitters using two-point delta-sigma modulation," in IEEE MTT-S International
Microwave Symp. Digest, 2004, pp. 2011-2014.
[31] T.S. Horng, J.K. Jau, C.H. Huang, and F.Y. Han, "Synthesis of a super broadband model for on-chip spiral inductors," in IEEE RFIC Symp.
Dig., 2004, pp. 453-456.
[32] T.S. Horng, J.K. Jau, Y.S. Tsai, and C.S. Huang, "A decomposition and reconstruction scheme for broadband modeling of on-chip passive components using the modified T-equivalent circuit topology," in IEEE RFIC
Symp. Dig., 2005, pp. 299-302.
[33] J.K. Jau, Y.A. Chen, T.S. Horng, and T.L. Wu, "Optimum analytical design solution to integrated Class-E amplifiers, " in Proc.
IASTED WNET conf., 2005, pp. 40-44.
[34] S.F. Lee, K.C. Peng, and T.S. Horng, "A specific design of VCO applied in Bluetooth synthesizer using two point delta-sigma modulation," ROC CIC chip test report M25-91D-24b, 2003.
[35] C.C. Chu, J.K. Jau, and T.S. Horng, "High efficiency 2.4 GHz Class E power amplifier," ROC CIC chip rest report H20-91C-21, 2003. [36] 彭康峻、趙哲寬、李健榮、陳俞安，"可應
用於DECT、GPRS 及 CDMA2000 之高效率 多模發射機"，教育部九十三學年度大專校院 複賽報告，2005。
可供推廣之研發成果資料表
□ 可申請專利 █ 可技術移轉 日期：94年7月31日國科會補助計畫
計畫名稱：新世代甚寬頻無線通訊系統射頻傳收機架構之研究 計畫主持人：洪子聖 計畫編號：NSC 93－2213－E－110－009 學門領域：電信技術/創作名稱
高效率極座標調制發射機發明人/創作人
趙哲寬、陳俞安、洪子聖 中文：本計畫實現一兼具高效率與高線性度之射頻發射機。以座標旋轉數位演 算法在FPGA 上實現一直角座標與極座標轉換單元，取代傳統波包消除重建架 構中的波包偵測器與限制器，不僅具有更精確的調制品質並且適合於單晶片系 統。波包路徑以一階差異積分調制配合高效率切換式直流轉換器可高效率地放 大波包訊號，配合E 類功率放大器之輸出電壓與供應電壓間具有良好的線性關 係，使極座標調制發射機可同時兼具高效率與高線性度，配合動態輸入功率控 制操作，可使發射機之轉換效率或線性度都幾乎能與輸出功率無關。以實際傳 送1.2288 Msps QPSK 之 CDMA2000 1x 訊號為例，發射機在輸出功率為 10~22 dBm 之範圍內，汲極效率約為 48 %，ACPR 約為 47 dB，EVM 約為 6 %。技術說明
英文：This project implemented an RF transmitter with high efficiency and high linearity. A transformation between Cartesian to Polar coordinate was implemented with the help of CORDIC algorithm developed on FPGA. By replacing the envelope detector and limiter in the conventional envelope elimination and restoration transmitter, this technique is not only more accurate in digital modulation, but also more suitable for single-chip integration. After applying the first-order delta-sigma modulation and highly efficient switching-mode DC-to-DC converter, the envelope signal was amplified quite efficiently. Due to the class-E power amplifier having good linear relation between output voltage and supply voltage, the polar modulation-based transmitter can achieve high efficiency and high linearity simultaneously. With dynamic input power control, the conversion efficiency and linearity are almost independent of output power in the proposed transmitter architecture. While transmitting the QPSK-modulated CDMA2000 1x signal with 1.2288 Msps data rate in the experiment, the transmitter achieves 48 % in drain efficiency, 47 dB in ACPR, and 6 % in EVM at the output power ranging from 10 to 22 dBm.
