中 華 大 學

中 華 大 學 碩 士 論 文

氮化鋁鎵／氮化鎵高功率電晶體元件結構用 於碳化矽與矽基板之特性分析

The characterization of AlGaN / GaN high-power transistor device structure in SiC

and Si substrate

系 所 別：電機工程學系碩士班 學號姓名：M09801049 張皓敏 指導教授：吳建宏博士

高瑄苓博士

中 華 民 國 100 年 6 月

摘 要

近年來，隨著大眾對於無線傳輸的產品需求越來越強，因此造成半導體元件上的 高功率輸出也要求的更高，傳統的矽基板材料雖來有著製程穩定與製作價格低廉等總 總優勢。但是受限於本身的的元素特性，在高功率的表現是無法與三五族的元素組成 的元件相比，其中目前熱門的材料是由氮化鋁鎵/氮化鎵所組成的電晶體。氮化鎵具 有高功率、耐高溫、高崩潰電壓、高電流密度、高頻特性表現佳，對於現在無線傳輸 產品所需的高功率放大器有極大的吸引力。

氮化鎵電晶體在基板散熱不佳而造成自我發熱的問題，造成電晶體效能的降低，

因此氮化鎵電晶體的特點是與不同的基板材料如 SiC(碳化矽)、Si(矽)、Sapphire(藍寶 石)作結合，將有效改善散熱問題並且會有不同特性的表現，利用 SiC 基板的優勢在 於高散熱能力，其導熱係數高達 4.9 W/cm K 為氮化鎵(1.5W/cm K)的三倍，可以耐熱 400°C 以上，但由於 SiC 基板昂貴，因此以矽為基板之氮化鎵電晶體之發展，具有低 成本、大面積與高導電(熱)的優勢；，利用不同基板方式並結合氮化鎵電晶體的高功 率、耐高溫、高崩潰電壓、高電流密度特性，可進一步，開發高效率、大面積、低成 本之新世代元件。

爲了能够深入探討氮化鎵在基板散熱所呈現的現象，本論文採用 SiC 與 Si 兩種 不同基板作研究，並且使用 Pulse IV 系統與 Load Pull 系統進行量測，驗證散熱對于 氮化鎵在不同基板造成的電性退化的影響。

關鍵字：氮化鎵、碳化矽、Pulse IV 系統、Load Pull 系統

ABSTRACT

In recent years, with the public demand for wireless products is growing, thus creating a high-power semiconductor device on the required output is also higher, although the traditional substrate materials have a process to produce cheap price stability and overall advantages of total . However, the elements subject to their own characteristics, the performance is not high-power family of elements with a few components compared to the material which is currently popular AlGaN / GaN transistors formed. GaN has a high power, high temperature, high breakdown voltage, high current density, high-frequency characteristics of good performance, wireless transmission products now required for high-power amplifier has great appeal.

GaN transistors in the substrate self-heating caused by poor heat dissipation problems, resulting in reduced transistor performance. GaN transistors with different substrate materials such as SiC, Si, Sapphire for the combination can improve the heat dissipation and have different performance characteristics. The advantage of SiC substrate using a high heat capacity, the thermal conductivity of 4.9 W / cm K is three time for the GaN (1.5W/cm K). The temperature can up to 400°C or more. However, SiC substrates is too expensive. The silicon substrate is good candidate for GaN transistors due to its low cost, large area and high electrical conductivity (heat). GaN transistors with high-power, High temperature, high breakdown voltage and high current density on different substrate can further develop high efficiency, large area, low cost devices in the next generation. In this thesis, we used SiC and Si substrate to study the selft heating effect of GaN. Pulse IV and Load Pull measurements also be used to analysis the self heating effect and electrical degradation of GaN devices.

Keywords: GaN、SiC、Pulse IV system、Load Pull system

致謝

本篇論文能夠完成，首先要感指導教授吳建宏博士與長庚大學高瑄苓博士以及 中山科學研究院張慈博士的指導，在兩年的研究生涯中指引正確的方向，適時的給 予鼓勵，讓我能夠順利的完成論文。

另外要感謝實驗室的同學治敏與孟庭在這兩年之間的互相砥礪，治民、天麟、

育成、俊哲、瑞揚等同學的鼓勵與幫助，還有詠晟、柏壽學長在研究上給予的建議 與協助，以及學弟建榮的陪伴。

最後要感謝我的父母，在求學的生涯支持我繼續學習，使我能夠心無旁騖的完 成論文，另外我的女友婉今包容我的求學過程中的奔波，讓我能夠更順利的進行研 究。在此謹將研究的成果與這份喜悅獻給家人、老師以及所有支持我的人。

謹致 中華民國 100 年 6 月於新竹

目錄

中文摘要 --- i

英文摘要 --- ii

誌謝 --- --- iv

目錄 --- v

圖目錄 --- viii

表目錄 --- xii

第一章 緒論 1 1.1 研究動機--- 1

1.2 研究目的--- 3

1.3 論文架構--- 4

第二章 氮化鋁鎵／氮化鎵電晶體介紹與相關理論--- 5

2.1 氮化鋁鎵／氮化鎵電晶體發展現況--- 5

2.1-1 發展現況--- 5

2.1-2 材料特性簡介--- 7

2.2 氮化鋁鎵／氮化鎵電晶體原理簡介--- 9

2.2-1 極化效應--- 9

2.2-2 位能井，二維電子層介紹與氮化鋁鎵／氮化鎵電晶體工作原理--- 11

2.2-3 元件熱效應--- 12

2.2-4 Trapping effect--- 13

2.3 量測元件結構介紹--- 14

第三章 RF 功率放大器基本參數與驗證方法--- 16

3.1 簡介--- 16

3.2 功率放大器參數介紹--- 16

3.3 負載線匹配與 Load pull 量測--- 18

3.4 Pulse IV 量測系統--- 21

3.5 Load Pull 功率量測簡介--- 23

第四章 使用 Pulsed IV 量測系統之元件特性分析--- 24

4.1 氮化鋁鎵／氮化鎵電晶體在矽基板的量測結果分析--- 24

4.1-1 氮化鋁鎵／氮化鎵電晶體使用 Pulsed IV 量測結果分析--- 24

4.1-2 氮化鋁鎵／氮化鎵電晶體 Gm 值的量測結果分析:--- 26

4.1-3 條件為 Duty cycle 0.02%與 Pulse width 0.02 μs 下的量測結果分析--- 27

4.1-4 調整 PRF 值與調整 Pulse width 的 IV 量測結果分析--- 28

4.2 氮化鋁鎵／氮化鎵電晶體在碳化矽基板的量測結果分析--- 30

4.2-1 氮化鋁鎵／氮化鎵電晶體使用 Pulsed IV 量測結果分析--- 31

4.2-2 條件為 Duty cycle 0.02%與 Pulse width 0.02 μs 下的量測結果分析--- 32

4.2-3 調整 PRF 值與調整 Pulse width 的 IV 量測結果分析--- 33

4.3 Pulsed IV 量測結果比較--- 35

第五章 使用 Load Pull 功率量測系統之元件特性分析---

5.1 氮化鋁鎵／氮化鎵電晶體在矽基板的量測結果分析--- 36

5.1-1 矽基板(Output power)輸出功率量測結果分析--- 36

5.1-2 矽基板量測結果分析--- 38

5.2 氮化鋁鎵／氮化鎵電晶體在碳化矽基板的量測結果分析--- 42

5.2-1 碳化矽基板(Output power)輸出功率量測結果分析--- 42

5.2-2 碳化矽基板量測結果分析--- 47

5.3 矽基板與碳化矽基板的 Load Pull 量測結果分析--- 48

第六章 源極電阻(Rs)與理想因子(η) 之參數萃取---

6.1 源極電阻(Rs) 之參數萃取--- 49

6.2 理想因子(η) 之參數萃取--- 51

6.3 參數萃取結果分析--- 53

第七章 結論與未來研究方向 ---

參考文獻

圖目錄

第二章 氮化鋁鎵／氮化鎵電晶體介紹與相關理論

圖 2-1 氮化鋁鎵／氮化鎵高功率電晶體設計示意圖--- 5

圖 2-2 氮化鎵與碳化矽、矽製程元件崩潰電壓圖--- 8

圖 2-3 以鎵原子為鍵結面與氮原子終鍵面極化示意圖--- 9

圖 2-4 氮化鋁作用於氮化鎵產生壓電效應圖--- 10

圖 2-5 位能井,二維電子層與氮化鋁鎵/氮化鎵電晶體的工作原理--- 12

圖 2-6 Trapping effect 示意圖--- 13

圖 2-7 元件實際結構圖與元件實體圖--- 14

圖 2-8(a) 氮化鋁鎵／氮化鎵高功率電晶體架構在矽基板上的實體圖--- 15

圖 2-8(b) 氮化鋁鎵／氮化鎵高功率電晶體架構在碳化矽基板上的實體圖--- 15

第三章 RF 功率放大器基本參數與驗證方法

圖 3-2 線性度--- 20

圖 3-3 負載線--- 20

圖 3-4 Pulse wave與Continuous wave(CW)示意圖--- 21

圖 3-5 基本脈衝波量測架構圖--- 22

圖 3-6 Pulsed IV與Load Pull系統量測系統示意圖--- 22

第四章 使用 Pulsed IV 量測系統之元件特性分析

圖 4-2 元件尺寸為200μm之Pulse IV圖 --- 25

圖 4-3 元件之Gm量測值--- 26

圖 4-4(a) 元件為1.2mm，在Duty cycle 0.02%與Pulse width 0.02μs下之IV圖---- 27

圖 4-4(b) 元件為200µm，在Duty cycle 0.02%與Pulse width 0.02μs下之IV圖---- 27

圖 4-5 固定 Pulse width 為 0.02µs 與 PRF 值，從 1kHz 至 300kHz 之 IV 圖--- 28

圖 4-6 固定PRF值為1kHz，調整Pulse width從0.02µs至500µs之IV圖--- 29

圖 4-7(a) 元件尺寸為1.2mm的Pulse IV圖--- 30

圖 4-7(b) 元件尺寸為200μm之Pulse IV圖--- 31

圖 4-8(a) 元件為1.2mm，在Duty cycle 0.02%與Pulse width 0.02μs下之IV圖---- 32

圖 4-8(b) 元件為200µm，在Duty cycle 0.02%與Pulse width 0.02μs下之IV圖---- 32

圖 4-9 固定 Pulse width 為 0.02µs 與 PRF 值，從 1kHz 至 300kHz 之 IV 圖--- 33

圖 4-10 固定PRF值為1kHz，調整Pulse width從0.02µs至500µs之IV圖--- 34

第五章 使用 Load Pull 功率量測系統之元件特性分析

圖 5-1(b) 元件尺寸為200μm的輸出功率--- 37

圖 5-2(a) 元件尺寸為1.2mm的量測結果--- 38

圖 5-2(b) 元件尺寸為1.2mm量測Pulse mode與CW之結果比較--- 39

圖 5-3(a) 元件尺寸為200μm的量測結果--- 40

圖 5-3(b) 元件尺寸為1.2mm量測Pulse mode與CW之結果比較--- 41

圖 5-4(a) 元件尺寸為1.2mm的輸出功率--- 42

圖 5-4(b) 元件尺寸為200μm的輸出功率--- 43

圖 5.5(a) 元件尺寸為1.2mm的量測結果--- 44

圖 5.5(b) 元件尺寸為1.2mm量測Pulse mode與CW之結果比較--- 45

圖 5-6(a) 元件尺寸為200μm的量測結果--- 46

圖 5-6(b) 元件尺寸為1.2mm量測Pulse mode與CW之結果比較--- 47

圖 5-7(a) 元件尺寸為1.2mm進行基板升溫測試量測結果--- 48 圖 5-7(b) 元件尺寸為200μm進行基板升溫測試量測結果--- 48

第六章 源極電阻(Rs)與理想因子(η)之參數萃取

圖 6-1 Yang-Long的直流量測法--- 50 圖 6-2 元件尺寸為200μm與1.2mm的Ig-Vg圖--- 51 圖 6-3 元件尺寸為1.2mm與200μm的理想因子(η)參數萃取--- 53

表目錄

第一章 緒論

表 1-1 氮化鎵、碳化矽、矽、砷化鎵材料的特性比較--- 2

第二章 實驗結果與討論

表 2-1 氮化鎵與碳化矽、矽和藍寶石三種基板材料的特性比較--- 7

第五章 使用Load Pull功率量測系統之元件特性分析

表 5-1 碳化矽基板升溫測試量測結果--- 48 表 5-2 矽基板&碳化矽基板在Pulse(1%)與CW mode之特性比較表--- 49

第六章 源極電阻(Rs)與理想因子(η) 之參數萃取

表 6-1 源極電阻與理想因子量測結果總表--- 53

第一章 緒論

1.1 研究動機

在我們的日常用品中手機、電腦、汽車、螢幕甚至只要跟電有關的用品都與 半導體的應用産生了相關聯性，半導體之應用越普遍的情况下，我們對于半導體 元件的各項能力要求如電子遷移率、電子飽和速度、熱傳導速率等特性也就越來 越高。

以矽半導體為參考基準來看在電子速率和電子遷移率方面，矽半導體是最慢 的，砷化鎵雖然有高達 7000cm²/V-s 的電子遷移率，但砷化鎵其能隙值太低且熱 傳導能力不佳，造成在小電場下就達到峰値速度，而到了中高電場下的飽和速度 會因為晶格缺陷產生的熱效應造成在中高電場下的飽和速度甚至低於矽，因此砷 化鎵作為現在高頻及高功率元件的主流，仍然有大量的研究嘗試其他材料如碳化 矽、磷化銦、及氮化鎵等以取代砷化鎵的地位，目前最熱門的就是在氮化鎵的研 究，材料特性整理如下表 1.1。

首先在碳化矽半導體部分，碳化矽半導體能隙夠大有達 3.0eV，這代表可以 承受高電場，且熱傳導值達到 4.9W/cm-K 是最優異的，但注意其電子遷移率過 低，只有 400cm²/V-s，在峰値速度方面的表現是最差的，這會導致峰值電子速度 過低，對於高頻元件這是我們最無法忍受的，反觀氮化鎵半導體，與其他材料比 起來有著最大的能隙值達 3.4ev，高能隙使得氮化鎵在高溫操作時有較低的雜 訊，材料特性如表 1.1[1]所示，另外高能隙意味著元件可以在高電場下操作，氮 化鎵崩潰電場高達 5MV/cm 遠優於砷化鎵(0.4MV/cm)、矽(0.3MV/cm)、碳化矽 (4.9MV/cm)。因此氮化鎵絕對可直接在數十伏特的高電壓環境操作[2]，這在設 計高功率放大器電路方面可以有更大的彈性來運用，另外在電子遷移率可達 1500cm²/V-s，峰値電子速度更高達 2.5m×10⁵m/s，高電場下的飽和電子速度為

1.5m/s。上述顯示氮化鎵半導體在電子速度上與高電場下操作具有的優勢與潛 力。而且氮化鎵的熱傳導係數(1.3W/cm-k)接近矽半導體(1.3W/cm-k)，遠優於砷 化鎵(0.45W/cm-k)，只落後於碳化矽的 4.9W/cm-k。另外氮化鎵半導體擁有的氮 化物特有的極化效應[3-4]，在沒有摻雜任何雜質的情況下，極化效應可以使氮化 鋁鎵/氮化鎵異質結構在接面附近自動感應形成二維電子氣(two dimensional electron gases,2DEG)[5-6]。因此氮化鋁鎵/氮化鎵異質結構場效電晶體能夠輸出非 常大的電流。

總結上述的比較可以發現若以氮化鎵電晶體同時具備高速、高溫、高功率、

以及低雜訊等優點[7-8]。

在應用方面，氮化鎵耐高電壓方面的優勢這對於目前手機基地台要 28V 的 要求是很足夠了，而高功率的輸出甚至是軍事雷達或是商用方面[9]的要求也可 以有更大的應用空間，未來會有很大的機會取代現在市場主流砷化鎵(GaAs)的地 位。

表 1-1 氮化鎵、碳化矽、矽、砷化鎵材料的特性比較[1]

氮化鎵 (GaN)

碳化矽 (SiC)

矽 (Si)

砷化鎵 (GaAs) 能 隙 (eV) 3.4 3.0 1.12 1.41

熱傳導係

(W/cm-K) 1.3 4.9 1.3 0.45 電子遷移

(cm2/Vs) 1500 400 1350 7000 電洞遷移

(cm2/V-s) <200 <90 480 400 崩潰電場

(MV/cm) 5 3-5 0.3 0.4

介電常數 10.4 9.66 11.7 12.9

1.2 研究目的

氮化鋁鎵／氮化鎵高功率電晶體元件具有高崩潰電壓、高電流密度，在高頻 也有良好的特性表現，因此應用於無線通訊之高頻功率放大器，並且在高熱環境 下如未來車用電子或是高溫下(200℃以上)電路控制都佔有優勢。

由於 GaN 元件早期發展在光電領域上如 LED 發光二極體上，很自然在基板選用 磊晶成長在藍寶石基板(Sapphire)的技術[10-11]，因為藍寶石基板成本較低，絕 緣特性佳和較穩定的磊晶成長技術，卻也有著散熱係數差的缺點，尤其是元件需 要在高功率和高溫下操作時，散熱特性差會導致元件溫度不斷上升並產生元件的 自我發熱(Self-Heating)效應[12]，進而讓元件特性大幅衰減。

當然這會讓我們想到可以使用晶格結構較優良以及散熱係數較好的碳化矽 材料，碳化矽可以耐高溫並且散熱條件是最好的，可惜的是碳化矽基板因為在製 程上需要高溫製程 1200°C 且目前製程良率並不好，這造成價格昂貴且可量產的 晶片尺寸目前仍無經濟價值，目前現況僅限於特殊需求或是學術研究，但是若是 單以碳化矽作為基板與氮化鋁鎵／氮化鎵高功率電晶體做結合，將作為擁有散熱 佳且可以在高溫下穩定操作的特殊元件加上可高電壓操作，這在目前對於節能需 求如引擎的動力控制、發電廠機組等需高熱能、高電壓的環境，有著極大開發空 間[13]。

1.3 論文架構

本次實驗著重在氮化鎵元件在矽與碳化矽基板上針對元件作動時產生的熱 效應進行研究與比較其特性上差異，因為氮化鎵元件有著比現今三五族中已被廣 泛應用的砷化鎵元件更好的特性，另外其製程技術已經發展起來並且進行廣泛的 實驗，所以目前有很大的發展性。

本篇論文的第一章為緒論，講述氮化鎵的發展性和元件的特性與其他材料做 比較。第二章是氮化鎵高電子遷移率電晶體介紹與相關理論，其中會先介紹氮化 鋁鎵／氮化鎵高功率電晶體元件結構簡介與發展現況，接著是介紹氮化鋁鎵／氮 化鎵高功率電晶體元件相關理論以及所產生特性的介紹。第三章會介紹 RF 功率 放大器基本參數與驗證方法，包含率放大器參數介紹、負載線匹配、Pulse IV 量 測系統與 Load Pull 功率量測系統。第四章會顯示本次實驗氮化鋁鎵／氮化鎵高 功率電晶體架構在 Si 與 SiC 基板上使用 Pulse IV 量測系統的結果並進行特性分 析。第五章會顯示本次實驗氮化鋁鎵／氮化鎵高功率電晶體架構在矽與碳化矽基 板上使用 Pulse IV 量測系統的結果並進行特性分析。第六章為元件源極電阻(Rs) 參數以及理想因子(Ideal factor) 萃取並進行分析。第七章為結論。

第二章 氮化鋁鎵／氮化鎵電晶體介紹與相關理 論

2.1 氮化鋁鎵／氮化鎵電晶體發展現況

SiC or Si substrate GaN layer AlGaN layer

n⁺GaN cap

Source

n⁺GaN cap

Drain

二維電子層

Gate

圖 2-1 氮化鋁鎵／氮化鎵高功率電晶體設計示意圖

2.1-1 發展現況

氮化鋁鎵／氮化鎵高功率電晶體具有高崩潰電壓、高電流密度，在高頻也有 良好的特性表現，因此應用於無線通訊之高頻功率放大器 並且在高熱環境下如 未來車用電子或是高溫下(200°C 以上)電路控制都佔有優勢。

由於 GaN 元件早期發展在光電領域上如 LED 發光二極體上很自然在基板選 用是磊晶技術成長在藍寶石基板(Sapphire)，因為藍寶石基板成本較低，絕緣特 性佳和較穩定的磊晶成長技術，可是卻也有著散熱係數差的缺點，尤其是元件需 要在高功率操作時，和高溫下操作時由於散熱特性差會導致元件溫度不斷上升並 產生元件的自我發熱(Self-Heating)效應進而讓元件特性大幅衰減。

當然這會讓我們想到可以使用晶格結構較優良以及散熱係數較好的 SiC 材

料，SiC 可以耐高溫並且散熱條件是最好的，可惜的是 SiC 基板因為在製程上需 要高溫製程 1200°C 且目前製程良率並不好，造成價格昂貴且可量產的晶片尺寸 目前仍無經濟價值，其現況僅限於特殊需求或是學術研究，但是若是單以 SiC 作 為基板與 AlGaN/GaN HEMTs 做結合[14]，將作為擁有散熱佳且可以在高溫下穩 定操作的特殊元件加上可高電壓操作，這在目前對於節能需求如引擎的動力控 制、發電廠機組等需高熱能、高電壓的環境，有著極大開發空間。

當然不是所有的元件都需要有著可耐高溫的特殊需求，要能夠大量生產又具 有市場價值當然還是要選用矽製程[15-16]，因為矽製程是目前製程最穩定且晶片 可做到目前最大的尺寸，穩定的製程代表著高良率而最大的晶圓尺寸代表著最好 的成本控制，加上相關設備與技術在半導體廠都擁有，矽散熱係數又是藍寶石的 三倍，最重要的優點是氮化鋁鎵／氮化鎵高功率電晶體選用在矽基板上可以與其 他的矽製程元件做結合[17]，這樣可以縮小電路尺寸，減少製程步驟，光是這兩 大在良率與成本上的優點就有很大的研究與發展的空間了。

由表 2-1 的第一項 Lattice mismatch 特性可知氮化鎵與矽最大的問題在於氮化 鎵與矽間的晶格常數不匹配會產生 Trapping effect 和表面散射[16]等問題，

Trapping effect 是造成元件雜訊以及原因之ㄧ，若能有效改善，將會對於現今市 場上的半導體產生重大的改變。

表 2-1 氮化鎵與碳化矽、矽和藍寶石三種基板材料的特性比較

GaN SiC Si Sapphire Lattice

mismatch None 3% >20% 14~16%

Thermal

mismatch none 25% 54% -34%

Thermal conductivity

(W/cm K)

>1.5 好 4.9 最好 1.5 好 0.5 差

Epi quality 最好 好 好 好

Size 4” 4” 4” 4”

HEMTs

performace 極好 好 好 好

Cost 貴 最貴 最便宜 便宜

2.1-2 材料特性簡介

氮化鎵(GaN)是一種穩定且耐高溫的半導體材料，熔點可達１７００℃，在 已知的Ⅲ－Ⅴ族的化合物通常具有高達 3.4eV 的能係寬度，因此可以作為高偏壓 下操作如圖 2-2，另外氮化鎵材料的化學惰性較大、熱穩定性佳且鍵結力強，故 可以使用在高溫及高腐蝕的環境。由章節 1.1 研究動機內容可知，氮化鎵在電性 上具有高速元件所需的高峰質電子速度以及高電子終端速度，因此氮化鎵材料非 常適合運用於直流整流器、高功率放大器、高速的低雜訊微波放大器及高溫操作 電路。

圖 2-2 氮化鎵與碳化矽、矽製程元件崩潰電壓圖，摘錄至 Hearst Electronic Products

碳化矽(SiC)由於其獨特的物理及電子特性，在一些應用上成為最佳的半導 體材料:短波長光電元件，高溫，抗幅射以及高頻大功率元件。

主要優勢如下：

1. 寬能級(eV):

4H-SiC:3.26、6H-Sic:3.03、GaAs:1.43、Si:1.12 2. 高熱傳導率(W/cm℃):

4H-SiC:3.0-3.8、6H-SiC:3.0-3.8、GaAs:0.5、Si:1.5 3. 高擊穿電場(V/cm):

4H-SiC:2.2x10⁶、6H-SiC:2.4x10⁶、GaAs:3x10⁵、Si:2.5x10⁵ 4. 高飽和電子遷移速度(cm/sec):

4H-SiC:2.0x10⁷、6H-SiC:2.0x10⁷、GaAs:1.0x10⁷、Si: 1.0x10⁷

由於碳化矽的寬能級，製成的電子元件可在極高溫下工作，可以抵受的 電壓或電場八倍於矽或砷化鎵，因此特別適用於製造高電壓大功率元件如高 壓二極體。碳化矽是熱的良導體，導熱特性優於任何其他半導體材料，碳化 矽(SiC)跟氮化鎵之間晶格常數不匹配的程度只有 3.3%，碳化矽優良的特性使 其在工業和軍事上有很大的應用範圍。

2.2 氮化鋁鎵／氮化鎵電晶體原理簡介

2.2-1 極化效應

極化效應(Polarization)是氮化物組成的電晶體的一個很重要的現象，對于氮化 鎵材料而言，屬於六方最密堆積(Hexagonal Close-Packed，HCP)，極化效應分為 自發極化(Spontaneous Polarizations)和壓電極化(Piezoelectric Polarizations)兩種，

自發極化是氮化鎵內鎵原子與氮原子的鍵結長度比例有關，由圖可清楚看出鎵原 子與氮原子各自的鍵結面(Ga-face，N-face)，圖 2-3 中 a 與 c 為兩原子鍵結長度，

當 c/a=1.633 時，此時的氮原子可將其質心視為和鎵離子在同一點上，將不會產 生自發極化，反之當此兩參數有差異時，代表氮原子與鎵原子的質心無法重合於 同一點，因而會產生出自發極化，形成偶極(dipole)，以圖 2.3 左圖的鎵原子的鍵 結面來看，自發極化集合產生一向下的自發極化量(PSP)，由參考文獻中可知，

氮化鎵與氮化鋁的 c/a 比值分別為 1.627 與 1.601[5-6]，產生自發極化係數 (PSP~C/m²)將分別為-0.029 與-0.081，其中負數表示極化方向是由表面指向基板 方向，由圖 2.3 右圖可知 N-Face 會產生相反自發極化量，目前的磊晶成長技術 已經可以控制表面的原子排列。

圖 2-3 以鎵原子為鍵結面與氮原子終鍵面極化示意圖

決定極化大小的另一個值是壓電極化係數，壓電極化是由於材料之間晶格常 數不同所造成的極化效應，以氮化鎵材料而言主要是針對氮化鋁鎵阻障層，氮化 鎵與氮化鋁做異質接面時，由於兩者間彼此晶格常數不同產生拉伸應力(Tensile Stress)如圖 2.4，壓電極化係數(Ppe)的公式表式如下:

13

31 33

33

2

pe

e

a a C

P e e

a C

  

   

 

其中

e

e

a

a

鋁鎵的晶格常數為 3.1~3.2(Å)，氮化鋁鎵晶格常數小於氮化鎵，

c e

e

a a a



為正值這

代表著氮化鋁鎵是產升張應力的，

13

31 33

33

e e C C

 

  

  經計算為負值，所以壓電極化係

數(Ppe)為負值，這表示氮化鋁鎵阻障層中的壓電極化向量與氮化鎵層中的自發 極化向量同樣指向基板。自發極化的產生與應力無關，所以對於應力釋放的結構 仍然有自發極化。

圖 2-4 氮化鋁作用於氮化鎵產生壓電效應圖[18]

2.2-2 位能井，二維電子層介紹與氮化鋁鎵／氮化鎵電晶體 工作原理

在氮化鋁鎵層與氮化鎵層之間由於是異質接面，其中氮化鋁鎵的能隙為 3.62~4.35eV，氮化鎵的能隙則為 3.4eV，兩種材料互相結合會產生導帶不連續 (Conduction Band Discontinuities)，進而形成如三角形狀的位能井，它的生成是由 擔任施體的氮化鋁鎵具有較大的能隙，與具有較小能隙的氮化鎵做結合所產生 的，基於濃度擴散原理電子會由 n 摻雜的 GaN cap 處往未摻雜的氮化鎵層處匯 集，於是在 GaN layer 形成一個三角形狀的位能井如圖 2-5，這時擴散過來的電 子將會被困在量子井中，只能在二維空間中作移動，巨觀來看就是形成了一個極 薄的導電通道，也就是二維電子層。這個薄導電層可作為載子的通道，在這薄導 電層中電子是在未摻雜的 GaN layer 內移動，因此電子移動率便可以提升，同時 電子也減少了與摻雜粒子碰撞所造成的雜訊機會，便可發揮出高速電子移動與低 雜訊的優質特色。當在閘極金屬端外加一個位能，讓接面的費米能階下降至二維 電子氣位能井以下，見圖 2-5，因此電子將無法利用在位能井內遷移，達到元件 關閉的效果因此只要控制閘極電壓就可調節費米能階的高度，也就控制了位能井 中電子濃度，這說明了氮化鋁鎵/氮化鎵電晶體的工作原理。

AlGaN layer

GaN layer

Ef 費米能階 位能井

閘極金屬端 加電壓

AlGaN layer

GaN layer

Ef 費米能階 位能井

閘極金屬端 加電壓

SiC or Si substrate GaN layer AlGaN layer

n⁺GaN cap

Source

n⁺GaN cap

Drain

二維電子層

正電壓 負電壓

Gate

圖 2-5 位能井,二維電子層與氮化鋁鎵/氮化鎵電晶體的工作原理

2.2-3 元件熱效應

元件操作在高功率模式下，要特別注意的是熱效應的產生熱效應分為自熱效 應(Self-Heating)與熱耦合效應(Thermal Coupling Effect)[20]，自熱效應的產生是 因為電流在通道內流動時，電子可能經由碰撞通道中的離子或是摻雜不均勻，造 成元件內部產生加熱不平均現象，使得元件內部溫度逐漸提升。自熱效應可以藉 由增加 fingers，將總電流分散到各 finger 來避免產生單一通道因電流過大所產生 的熱效應，但是各 finger 會彼此間產生熱耦合效應，在中心的 finger 所受到的熱 耦合效應會比其他 finger 來的嚴重，導致中心溫度最高而其他 finger 溫度相對較 低，溫度不均勻分布會影響電流的穩定，使得元件特性退化甚至造成元件損壞。

2.2-4 Trapping effect

Trapping Effect 出現在半導體材料的表面或者是主動通道(Active Channel)下 方的緩衝層(Buffer Layer)的寬能隙材料的場效電晶體(FET)中如圖 2-6，這是元件 製程影響或鈍化層覆蓋不佳暫態載子所造成，而氮化材料本身在磊晶成長上有高 的差排濃度(Dislocation Concentration)約 10⁸～10¹⁰cm^-2，也會造成缺陷密度提升。

Trapping Effect 在高頻微波應用端更會限制系統的輸出功率及功率附加效 率，文獻上稱這些現象為缺陷效應造成的“電性散射或衰退”。

圖 2-6 Trapping effect 示意圖[17]

2.3 量測元件結構介紹

本次量測的元件是採用 NTT 公司所生產以碳化矽為基板和 Picogiga 公司以 矽為基板之氮化鋁鎵/氮化鎵電晶體，其製程架構如下，基板是以分子束磊晶技 術 Molecular Beam Epitaxy(MBE)[21-22]產生的矽（111），與碳化矽，矽基板的 阻值約為 10⁴Ω•cm。首先磊晶層包含一個氮化鋁鎵/氮化鎵核晶層，1.5 微米厚的 非摻雜氮化鎵緩衝層，1 奈米厚的氮化鋁層，25 奈米厚的 Al_0.25Ga_0.75N 阻隔層，

和一個厚度為 1 奈米的輕摻雜 GaN 覆蓋層。霍爾測量證實了表載波密度 1x10¹³cm²和電子遷移速度約為 1800 cm²/Vs。經過蝕刻，歐姆接觸了鈦，鋁，鎳 金多層金屬在氮氣下以 850°C 退火 30 秒產生汲極與源極。以蕭特基接觸(Gate contact)製程一個蘑菇狀的鎳金金屬化閘極。再進行 SiO₂表面鈍化。為了更好直 流和射頻功率 Performances 將矽基底磨薄到 4mil 的厚度，實際結構圖如圖 2-8

SiC or Si substrate(4mil) GaN layer(1.5

m) Al

Ga

N layer(25nm)

n⁺GaN cap (1nm)

Source Drain

(1nm)二維電子層

Gate

n⁺GaN cap (1nm)

圖 2-7 元件實際結構圖與元件實體圖

本次量測以 0.7μm gate-length，總 Gate width:200μm(finger:100μm)與 1.2mm (finger:120μm )兩種 size 來量測其特性。實體圖如圖 2-8(a)(b)

圖 2-8(a) 氮化鋁鎵／氮化鎵高功率電晶體架構在矽基板上的實體圖

圖 2-8(b) 氮化鋁鎵／氮化鎵高功率電晶體架構在碳化矽基板上的實體圖

量測方法為閘極由脈波產生器輸入方波，頻率為 4kHz，Pulse mode Duty Cycle 為 1%、10%、50%以及 100%(CW mode)，藉由不同的脈衝寬度使得元件操 作的情況由高頻逐漸接近直流，以判斷熱效應之現象。

第三章 RF 功率放大器基本參數與驗證方法

3.1 簡介

功率放大器可以由操作方式不同分成不同的類別，若元件操作視為一個開 關(Switch)，那會有 Broadband amplifier 如(Class A,AB and B)，Tune power amplifier 如(Class D and E)，由於本次實驗主要探討在線性度，效率和頻寬所以 Class A 架構將作為本章線性功率放大器內容的範例。

3.2 功率放大器參數介紹

關於功率放大器幾個重要參數特性介紹如下:

(1)功率放大器的輸出功率(Output power)

功率放大器的輸出功是由輸入端經由功率放大器放大後在負載端得到的功率，

Psat 定義為最大的飽和輸出功率，P1dB 被定義為輸出功率下降 1dB 的位置。

(2)功率增益(Power gain)

功率放大器的功率增益是輸出功率與輸入功率的比值，他的定義如下

o in

G P

 P

(PO:負載端所得到的功率) (3)功率放大器的效率(Efficiency)

他可被分為兩種效率做參考，Drain efficiency 或 Power added efficiency，其中 Drain efficiency 定義如下

Drain efficiency=

*

out out

bias dsbias dc

P P

I V  P

此公式是指輸出功率與所消耗的直流電源的比率。

Power added efficiency 簡稱(PAE)它可以更合理得解釋功率放大器的表現，它是 輸出功率減去輸入功率後與與元件所消耗的直流電源的比率，它的公式如下:

)

(1 1 ) *

Power added efficiency= ( Drain efficiency

out

out in

dc dc

P P G P

P P





 

(4)線性度(Linearity)

一個真正的功率放大器是有著非線性的轉換特性，輸出訊號將產生在其他的頻段 上，它的轉換公式可以由泰勒展開式表示如下:

0 1 2 3 4

2 3 4

...

Out in

I  a  a V   a Vin   a Vin   a Vin  

這表示輸入一個頻率為 f₁的訊號，會有 2f₁與 3f₁的高頻諧波產生，因此當兩個 訊號 f1與 f2 在不同頻率時，在做非線性轉換後不只有各別的諧波產生，另外還 有 mf₁+nf₂ (intermodulation IM)產生，若是它太靠近 f₁或 f₂則會造成輸出端產生 失真的現象如圖 3-1。

在三階

a

與所要的訊號頻率之間的組成稱為交互調變失真(IMD₃)或 IM₃壓縮點如圖 3-2，

一個功率放大器的線性化表現可由 IMD3來表現 。

諧波所產生失真可以藉由輸出端加入濾波器後取的所要的頻率，然而兩個頻 率太相近時，它的交互調變將會太靠近他們本身的基頻稱之為(In band)，此時無 法將交互調變所產生的諧波藉由濾波器濾除，在微波通訊系統中頻寬中的交互訊 訊號將跟鄰近的頻段通道有關，有可能會有干涉產生，因此線性表現是 RF 功率 放大器的重要的考慮因子。

3.3 負載線匹配與 Load pull 量測

在無線通訊系統中，功率放大器(PA,Power Amplifier)應用在其發射端，主要 功用為讓傳送的調變訊號提升至高準位，再利用天線將訊號傳送出去，使得訊號 經由空氣或不同介質的影響後，其訊號強度還能在接收端還原成可分辨之訊號。

發展重點在輸出功率及功率增加效率，讓訊號傳送距離遠以及省電。

為了讓功率放大器能夠從高功率元件中取得更多的能量是相當重要的，因此 在固有的高功率元件中進行最佳負載匹配，並藉由高功率元件的偏壓點和大訊號 I-V 特性來得到最大可用輸出能量(如圖 3-4)，而 Cripps 是最理想負載線獲得的技 術，其最理想的負載匹配的定義如下:

( )

I

br knee

opt

Max

V V

R 



(3.1)

Imax 是代表最大電流 Vbr 是崩潰電壓 Vknee 是主動元件的 knee 電壓，而 Ropt 則是在最大功率輸出下的最佳阻抗匹配，在這樣的條件下，元件的最大功率輸出 的公式如下:

( ) I

8

br knee Max

opt V V

P  



(3.2) 而元件的輸出匹配可由小訊號模型求得，計算出來的 Gm 值包含 Ropt 和電 抗將可由簡單的計算求得最理想輸出功率。

Load Pull 功率量測系統是一種專門用來量測大訊號元件特性的技術，其量 測系統可同步調整所要量測電路的阻抗匹配，並且輸出可以在同樣可調式的負載

獲得最佳的輸出功率以及 Power added efficiency。

Load Pull 系統每次只能在一個固定的頻率做量測，若是需要量測寬頻的狀 況時則需要分成多個頻率分段量測才行。

圖 3.6 可以用來了解 load pull 系統的架構，一個從控制的放大器輸出的放大 器訊號將被應用在 DUT(Device under test)待測元件上，其中輸入端的 Tuner 被用 來找到最佳的輸入阻抗匹配和確認元件的最大功率轉換，而輸出端的 Tuner 將調 整至所要的精確地特性，偏壓在進行測試前要先經過安裝在系統上的 Bias Tees。

在本篇論文中所使用的 Maury Load Pull 系統是用來調校待測的功率放大器，

Maury Microwave 公司在高頻領域是相當知名的公司，Maury Load Pull 系統的優 點是固定狀態裝置，因此可以快速量測和自動擺動調整，然而機械式的 Tuner 比 固定狀態的 Tuner 可以容許更大的功率極限和高 Gamma 值，在中等能量的功率 放大器應用上 Maury Load Pull，系統在穩定與要求高速的條件下是合適的，

經過 Load Pull 系統量測的結果可以直接運用至功率放大器電路設計內。

Load Pull 量測系統並不能提供一個簡單的方法去取得大訊號模組參數，然 而所得到的資料將可用來在做功率放大類電路內做最佳的元件選擇和修正大訊 號模型架構。

圖 3-1 Intermodulation(IM)

OIP 3 P1dB

Output power [dBm ]

Input power [dBm ] IIP3

IIP3 Psat

Fundamental 3rd order product

(IM3) OIP 3

P1dB

Output power [dBm ]

Input power [dBm ] IIP3

IIP3 Psat

Fundamental 3rd order product

(IM3)

圖 3-2 線性度

IMAX

Vknee Vd Vbr(Breakdown)

Q point Load line

IMAX

Vknee Vd Vbr(Breakdown)

Q point Load line

圖 3-3 負載線

3.4 Pulse IV 量測系統

量測功率元件特性時，在汲極高偏壓下，電流會隨著汲極電壓而下降的現 象，這是由於直流下閘極偏壓持續導通，會由於內部電阻效應產生 I²R 之能量，

以熱能形式累積在內部主動區，由於產生的熱聚積無法有效的散失進而造成元件 之電流流動不穩定，以直流來看就會顯示出電流會逐漸減少，但量測功率時會造 成功率的散射造成功率表現不如預期甚至是造成元件損壞，爲了消除熱效應對元 件之影響，就需要使用 Pulsed IV 量測系統。

此系統使元件在高頻下操作，閘極輸入弦波使得元件在操作與截止下切換，

使得熱無法在主動區中持續累積，如圖 3-4 所以可以量測出元件實際之電流電壓 轉換特性，藉由改變閘極脈衝寬度，分析元件電流情況。

圖 3-4 Pulse wave 與 Continuous wave(CW)示意圖

比較之前的 Pulsed IV 系統的架構很簡單[23]，就是改變閘極脈衝寬度，在 汲極接上一直流電源，將示波器接於汲極，觀看其中的變化，如圖 3-5

圖 3-5 基本脈衝波量測架構圖

這樣取得的值可能會因為元件的寄生效益而造成損耗造成所量得的值有誤 差 ， 目 前 先 進 的 Pulsed IV 的 量 測 系 統 是 LSNA[24](Large signal network analyzer)，架構如圖 3-6，它的特色是由 Pulse Control Board 可同時控制閘極與 汲極端的開放時間，圖中的 a1 b1是要設定所給定汲極與源極作動的時間 a2 b2是 汲極與源極關閉的時間

並且可以與 Load Pull 系統作結合，進而量測 Pulse Mode 的 Load Mode 的各 項參數。

Power head -20dB

TUNNER

Peak Power Meter Power head

Spectrum Analyzer

DUT

TUNNER RF

Bias Tee

Oscilloscope

Pulsed Control Board ADC

Samplers FracN 2

FracN 1

GPIB Delay Generator RF

Bias Tee

Computer Control GPIB

GPIB Gate Pulser

Gate DC Supply Drain Pulser Drain DC Supply

PA

a1b1 a2b2

a1b1 a2b2

GPIB GPIB

GPIB

GPIB

Power head -20dB

TUNNER

Peak Power Meter Power head

Spectrum Analyzer

DUT

TUNNER RF

Bias Tee

Oscilloscope

Pulsed Control Board ADC

Samplers FracN 2

FracN 1

GPIB Delay Generator RF

Bias Tee

Computer Control GPIB

GPIB Gate Pulser

Gate DC Supply Drain Pulser Drain DC Supply

PA

a1b1 a2b2

a1b1 a2b2

GPIB GPIB

GPIB

GPIB

圖 3-6 Pulsed IV 與 Load Pull 系統量測系統示意圖

3.5 Load Pull 功率量測簡介

要讓功率放大器有最大的功率轉換，必須在輸入輸出特性阻抗做共軛匹配，

在做匹配之前，先要取得元件之最佳負載阻抗，因此便需要使用負載拉伸系統 (Load Pull)，此系統可以量測出元件在大信號的輸出特性，如:功率增益(Power Gain)、輸出功率(Output Power)、功率附加效率(Power Added Efficiency ; PAE)。

使用 Load Pull 系統量測功率時，先在輸入端固定其功率，藉由調整輸入調 節器(Input Tuner)使輸入阻抗匹配；再由調整輸出調節器(Output Tuner)，使得輸 出端有最大功率輸出。而此時的輸入輸出特性阻抗就是最佳匹配點，然後再慢慢 增加輸入功率，以得到最大輸出功率、功率 1 dB 點以及功率附加效率。

但是本次實驗特別與 Pulse IV 系統作結合針對氮化鋁鎵／氮化鎵高功率電 晶體用矽與碳化矽基板在 Pulse IV 量測系統下元件特性分析[25-28]，並採用不同 的 duty cycle，來分析元件在熱效應下的特性表現。

第四章 使用 Pulsed IV 量測系統之元件特性分 析

4.1 氮化鋁鎵／氮化鎵電晶體在矽基板的量測結果 分析

4.1-1 氮化鋁鎵／氮化鎵電晶體使用 Pulsed IV 量測結果分析

圖 4-1為氮化鋁鎵／氮化鎵電晶體在矽基板尺寸是1.2mm的Pulse IV圖，條 件為Vg=-4.5~0V、Step=0.25V、Vds=0~30V、StepV=1V、頻率為4kHz、Pulse mode Duty Cycle為1%、10%、50%以及100%(CW mode)，由圖中可發現Pulse mode在 Duty cycle(1%)所得到的電流會比CW(100%)多了將近一倍，這證明元件的熱效應 對於元件的特性衰減有很大的影響，並且也證明了選用Pulse mode 確實可以有 效降低元件熱效應 。

0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 0

100 200 300 400 500 600 700 800 900

W=1.2mm

I ds (mA/mm)

V_ds (V)

Vg=-4.5V~0V Step 0.25V

1% Duty Cycle 10% Duty Cycle 50% Duty Cycle CW mode

圖 4-1 元件尺寸為1.2mm的Pulse IV圖

圖 4-2 為氮化鋁鎵／氮化鎵電晶體在矽基板尺寸是 200μm 的 Pulse IV 圖，

條件為 Vg=-4.5~0V、StepV=0.25V、Vds=0~30V、StepV=1V、頻率為 4kHz、Pulse mode Duty Cycle 為 1%、10%、50%以及 100%(CW mode)，由圖中可發現雖然 Pulse mode 在 Duty cycle(1%)所得到的電流仍明顯比 CW(100%)多，但是並沒有 比在尺寸為 1.2mm 時差異的大，這是由於本次 1.2mm 元件的總線寬是由 10 個 線寬為 120μm 的 fingers 並聯組成的，這證明當選用多 fingers 元件時，元件除 了各通道間的熱效應，並且還會跟鄰近的 finger 產生熱耦合效應，造成元件特性 更嚴重的衰退。

0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 0

100 200 300 400 500 600 700 800

I ds (mA/mm)

V_ds (V)

1% Duty Cycle 10% Duty Cycle 50% Duty Cycle CW mode

V_g=-4.5V~0V Step 0.25V

W=200m

圖 4-2 元件尺寸為200μm之Pulse IV圖

4.1-2 氮化鋁鎵／氮化鎵電晶體 Gm 值的量測結果分析

圖 4-3 為氮化鋁鎵／氮化鎵電晶體在矽基板尺寸是 1.2mm 與 200μm 之 Gm 值，由圖中的兩組箭頭可以發現隨著 Duty Cycle 增加，兩種尺寸的元件的 Gm 值 都會下降且 1.2mm 的降幅比 200μm 來的大，這証明了熱耦合效應影響了電流輸 出。

-5 -4 -3 -2 -1 0

0 50 100 150 200 250

g

V_g (V)

1% Duty Cycle 10% Duty Cycle 50% Duty Cycle CW mode

measure @ V_d=28V

Solid: W=1.2mm Dash: W=200m

圖 4-3 元件之 Gm 量測值

4.1-3 條件為 Duty cycle 0.02%與 Pulse width 0.02 μs 下的量測結果

分析

圖 4-4(a)(b)為氮化鋁鎵／氮化鎵電晶體於矽基板上尺寸是 1.2mm 與 200μm 在本次量測機台所能容許最小 Duty cycle，值為 0.02%和 Pulse width 為 0.02μs 條件下量得的 Pulse IV 值，由圖中可以清楚發現電流就算在高偏壓下仍然維持著 穩定的值，這證明熱效應幾乎不存在了。

0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 0

50 100 150 200 250 300 350 400 450 500 550 600 650 700 750 800 850 900

Vg1=-4.5V~Vg19=0V Step V=0.25V

Id(mA/mm)

Vd(volt)

Si sub 1.2mm IV: Duty cycle 0.02% pulse width 0.2s Prf 10kHz

圖 4-4(a) 元件為 1.2mm，在 Duty cycle 0.02%與 Pulse width 0.02μs 下之 IV 圖

0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 0

50 100 150 200 250 300 350 400 450 500 550 600 650

Vg1=-4.5V~Vg19=0V Step V=0.25V

Id(mA/mm)

Vd(volt)

Si sub 200 m IV: Duty cycle 0.02% pulse width 0.2s Prf 10kHz

圖 4-4(b) 元件為 200µm，在 Duty cycle 0.02%與 Pulse width 0.02μs 下之 IV 圖

4.1-4 調整 PRF 值與調整 Pulse width 的 IV 量測結果分析

在進行 Pulse IV 量測時，除了進行 Duty cycle 對元件的影響進行分析，另外 可以針對不同的 PRF (Pulse rate frequency)值與 Pulse width 對元件進行分析。

圖 4-5 是氮化鋁鎵／氮化鎵電晶體於矽基板上尺寸是 1.2mm 與 200μm 在固 定 Pulse width 時，在 0.02µs 下開始調整 PRF (Pulse rate frequency)值，從 1kHz 至機台限制的 300kHz 觀察 IV 變化發現，電流差異並不大，這是因為看似頻率 增加了 300 倍，但是實際上由於 Pulse width 僅有 0.02µs，造成 Duty cycle 的變化 只從 1%改變到 6%，這說明 PRF 值對元件的熱效應引響並不大。

1 10 100

640 660 680 700 720 740

76010^-2 10^-1 10⁰ 10¹

I ds (mA/mm)

Pulse rate (kHz)

W=1.2mm device W=200m device measure @ V_d=32V, V_g=-3.3V

Pulse rate (kHz)1kHz~300kHz

Duty cycle (0.02%)~ (6%)

Pulse width 0.0s

Duty Cycle (%)

圖 4-5 固定 Pulse width 為 0.02µs 與 PRF 值，從 1kHz 至 300kHz 之 IV 圖

圖 4-6 是氮化鋁鎵／氮化鎵電晶體於矽基板上尺寸是 1.2mm 與 200μm 在 固定 PRF(Pulse rate frequency)值為 1kHz 時，調整 Pulse width 從 0.02µs 至 500µs，

觀察 IV 變化發現尺寸為 1.2mm 元件的電流有明顯的下降，其實在固定 PRF 值 後調整 Pulse width 就等於調整 Duty cycle，因此大尺寸元件電流衰退勢符合預期 的。

1 10 100 1000

600 620 640 660 680 700 720 740 760 780

800 0.1 1 10 100

I ds (mA/mm)

Pulse width (s)

W=1.2mm device W=200m device measure @ V_d=32V, V_g=0V

Pulse rate (kHz)1kHz Duty cycle (0.02%)~(50%) Pulse width(s):0.2s~500s

Duty Cycle (%)

圖 4-6 固定 PRF 值 1kHz 時，調整 Pulse width 從 0.02 µs 至 500 µs

4.2 氮化鋁鎵／氮化鎵電晶體在碳化矽基板的量測結果分析

4.2-1 氮化鋁鎵／氮化鎵電晶體使用 Pulsed IV 量測結果分析

圖4-7(a)為氮化鋁鎵／氮化鎵電晶體於碳化矽基板上尺寸是1.2mm的Pulse IV 圖，條件為Vg=-4.5~0V、Step=0.25V、Vds=0~30V、StepV=1V、頻率為4kHz、Pulse mode Duty Cycle為1%、10%、50%以及100%(CW mode)，由圖中可發現Pulse mode 在Duty cycle(1%)所得到的電流會比CW(100%)多，顯示熱效應是存在的，但是碳 化矽基板1.2mm電流衰減幅度明顯比矽基板的元件來的小，並且電流衰減幅度也 與小尺寸200μm相符，這證明碳化矽基板大尺寸的熱耦合效應並不明顯，顯示 在操作時碳化矽基板能夠有效散熱的優勢極為明顯。

但是本次所實驗的碳化矽基板元件，在大尺寸的電流表現很明顯的偏低，並 且不論大尺寸以及小尺寸元件在低偏壓時都有 Kink 現象產生，此種現象通常發 生於主要原因是在高電場下，熱電子與通道外部的陷井( Trap )產生復合效應，而 這些受到捕捉的電子就在通道內部形成空乏區，並且造成電流衰減現象。由於 Trap 的產生可以證明此次元件在異質接面處的製程處理應是有問題的。

0 2 4 6 8 10 12 14 16 18 20 22 24 0

50 100 150 200 250 300 350 400

Vg1=-4.5V~Vg19=0V Step V=0.25V

Id(mA/mm)

Vd(volt)

:1% Pulse mode :10% Pulse mode :50% Pulse mode :CW mode

Kink現象

圖4-7(b) 為氮化鋁鎵／氮化鎵電晶體於碳化矽基板上尺寸是 200μm的 Pulse IV圖，條件為Vg=-4.5~0V、StepV=0.25V、Vds=0~30V、StepV=1V、頻率 為4k_Hz、Pulse mode Duty Cycle為1%、10%、50%以及100%(CW mode)，圖中可 知元件在低電壓時仍然有Kink現象產生[29]，但是電流衰減現象並不明顯證實了 碳化矽基板在散熱上確實非常的有效。

0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 0

50 100 150 200 250 300 350 400 450 500 550 600 650 700 750

Id(mA/mm)

Vd(volt)

Vg1=-4.5V~Vg10=0V Step V=0.5V :1% Pulse mode :10% Pulse mode :50% Pulse mode :CW mode

圖 4.7(b) 碳化矽基板在元件尺寸

200μm IV

4.2-2 氮化鋁鎵／氮化鎵電晶體 Gm 值的量測結果分析

圖 4-8(a)(b)為氮化鋁鎵／氮化鎵電晶體於碳化矽基板上尺寸是 1.2mm 與 200 μm 在本次量測機台所能容許最小 Duty cycle 為 0.02%和 Pulse width 為 0.02μs 條件下量得的 Pulse IV 值，電流的減少有了進一步的改善，但是由於碳化矽基板 本身又良好的散熱能力，因此改善並不如碳基板來的好，Pulse width 0.02μs 的 另一個目的在於在極短的 Pulse width 下會大幅減少電子被晶格缺陷限制住的 Life time，因此由圖 4-8(a)(b)可發現 Kink 現象並沒有產生，這證明了本次以碳化 矽為基板的氮化鋁鎵/氮化鎵電晶體在晶格缺陷上是有問題產生的。

0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 0

50 100 150 200 250 300 350 400

Vg1=-4.5V~Vg19=0V Step V=0.25V

Id(mAmm)

Vd(volt)

SiC sub 1.2mm IV: Duty cycle 0.02% pulse width 0.2s Prf 10kHz

圖 4-8(a) 元件為1.2mm，在Duty cycle 0.02%與Pulse width 0.02μs下之IV圖

0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 0

50 100 150 200 250 300 350 400 450 500 550 600 650 700 750 800 850

900 Vg1=-5V~Vg21=0V Step V=0.25V

Id(mA/mm)

Vd(volt)

:SiC sub 200m IV: Duty cycle 0.02% pulse width 0.2s Prf 10kHz

圖4-8(b) 元件為200µm，在Duty cycle 0.02%與Pulse width 0.02μs下之IV圖

4.2-3 條件為 Duty cycle 0.02%與 Pulse width 0.02 μs 下的量測結果 分析

圖 4-9 是氮化鋁鎵／氮化鎵電晶體於碳化矽基板上尺寸是 1.2mm 與 200μm 在固定 Pulse width 時，在 0.02 µs 下開始調整 PRF (Pulse rate frequency)值，從 1kHz 至機台限制的 300kHz 觀察 IV 變化發現，電流差異並不大，這是因為看似頻率 增加了 300 倍，但是實際上由於 Pulse width 僅有 0.02 µs，造成 Duty cycle 的變 化只從 1%改變到 6%，這說明 PRF 值對元件的熱效應引響並不大。

1 10 100

200 250 300 350 400 450 500 550 600 650 700

0.01 0.1 1 10

Pulse rate (kHz)

W=1.2mm device W=200m device

Pulse rate (kHz)1kHz~300kHz Duty cycle (0.02%)~ (6%) Pulse width 0.0s

Ids (mA/mm)

Duty Cycle (%)

圖 4-9 固定 Pulse width 為 0.02µs 與 PRF 值，從 1kHz 至 300kHz 之 IV 圖

圖 4-10 氮化鋁鎵／氮化鎵電晶體於碳化矽基板上尺寸是 1.2mm 與 200μm 在固定 PRF (Pulse rate frequency)值為 1kHz 時，調整 Pulse width 從 0.02 µs 至 500 µs，觀察 IV 變化發現尺寸為 1.2mm 元件的電流有下降，但是下降幅度並不明顯，

其實在固定 PRF 值後調整 Pulse width 就等於調整 Duty cycle，大尺寸的降幅趨 勢與小尺寸相符這可以說明大尺寸元件 finger 間的熱擾動現象並不明顯，這可以 減少元件在大尺寸時因為熱擾動所造成的各 finger 電流輸出不穩的現象。

1 10 100 1000

0 100 200 300 400 500 600 700 800 900

0.1 1 10 100

Pulse width (s)

Pulse rate (kHz)1kHz Duty cycle (0.02%)~(50%) Pulse width(s):0.2s~500s W=1.2mm device

W=200m device

Ids (mA/mm)

Duty Cycle (%)

圖 4-10 固定 PRF 值為 1kHz，調整 Pulse width 從 0.02µs 至 500µs 之 IV 圖

4.3 Pulsed IV 量測結果比較

圖 4-1~4-9 分別為碳基板與碳化矽基板元件的 Pulsed IV 量測結果，以 Duty Cycle 來比較，結果顯示隨著 Duty Cycle 越大，也就是越接近直流情況下，電流 會漸漸與直流曲線吻合，而在同樣之汲極偏壓下，電流會隨著 Duty Cycle 增加而 減小，這是由於頻率 Duty Cycle 越低的情況下，熱不容易累積在元件內部，所以 電流不會經由熱的形式散失。閘極電壓較低時較不會有產生熱效應時，導通時間 越長，汲極電壓逐漸上升於是電流漸漸減小，是由於通道內熱效應的關係，所以 當頻率越高時，元件就不會持續累積熱能量，使得輸出電流不會隨著汲極偏壓而 降低。

以基板來比較，在矽基板的量測結果方面，可以發現隨著偏壓越高，電流降 幅越大，但是在同樣的偏壓條件下在碳化矽基板上電流的衰減幅度就沒有像矽基 板那樣明顯，這證明了碳化矽基板優異的散熱能力對於元件在高功率的操作是有 很大的幫助。

在尺寸上的比較，矽基板大尺寸電流的衰減狀況明顯要比小尺寸來的嚴重，

在 Pulse 1%的電流會比 CW 多了快一倍，這可以說明熱擾動對於元件的衰減有 巨大的影響，在未來設計元件上會需要特別注意。

本次實驗在碳化矽元件量測時低電壓範圍發生了 Kink 現象也就是電流坍塌 現象(Current Collapse)，主要原因是在偏壓形成的高電場下，熱電子與通道外部 的陷井(Trap)產生復合，而這些受到捕捉的電子就在通道內部形成空乏區，並且 造成電流衰減現象，陷阱(Trapping)效應，是由於表面的陷阱能階以及基板的缺 陷密度所造成，低偏壓情況下電子會被此能階復合，電流因此降低。

而本次碳化矽元件的電流特性在藉由 Pulse width 為 0.02μs 的實驗中的 Kink 現象的消除，可以判斷元件的製程在接面處應有不小的缺陷造成電流特性比矽基 板來的低，此方法可以應用在檢測元件製程良率上做為參考的依據。

第五章 使用 Load Pull 功率量測系統之元件特 性分析

5.1 氮化鋁鎵／氮化鎵電晶體在矽基板的量測結果分析

5.1-1 矽基板(Output power)輸出功率量測結果分析

圖 5-1(a)為氮化鋁鎵／氮化鎵電晶體於矽基板上尺寸是 1.2mm 的(Output power)輸出功率圖，條件為 Freq=3.5G、Vd=32v、Vg=-3.2v、頻率為 4k_Hz、Pulse mode Duty Cycle 為 1%、10%、50%以及 100%(CW mode)，由圖中可發現 Pulse mode 在 Duty Cycle(1%)所得到的輸出功率會比 CW(100%)明顯的多了將近 4dBm，並且 CW 與 Pulse mode 有著明顯的區隔，這證明元件的熱效應對於元件 的特性衰減有很大的影響，也證明了選用 Pulse mode 確實可以有效降低元件熱 效應，對於高功率元件有著絕對的幫助。

0 2 4 6 8 10 12 14 16 18 20 22 24 26 16

18 20 22 24 26 28 30 32 34 36 38

Output power (dBm)

Input power (dBm)

PULSE 1%

PULSE 10%

PULSE 20%

PULSE 30%

PULSE 40%

PULSE 50%

CW 100%

圖 5-1(a) 元件尺寸為 1.2mm 的輸出功率

圖 5-1(b)為氮化鋁鎵／氮化鎵電晶體於矽基板上尺寸是 200μm 的(Output power)輸出功率圖，條件為 Freq=3.5G、Vd=32v、Vg=-3.2v 頻率為 4kHz、Pulse mode Duty Cycle 為 1%、10%、50%以及 100%(CW mode)，由圖中可發現 Pulse mode 在 Duty cycle(1%)所得到的輸出功率會比 CW(100%)明顯的多了將近 3dBm，並 且 CW 與 Pulse mode 有著明顯的區隔，這證明元件的熱效應對於元件的特性衰 減有很大的影響，並且也證明了選用 Pulse mode 確實可以有效降低元件熱效 應，對於高功率元件有著絕對的幫助。

0 2 4 6 8 10 12 14 16 18 20 22 16

18 20 22 24 26 28 30

Output power (dBm)

Input power (dBm)

PULSE 1%

PULSE 10%

PULSE 20%

PULSE 30%

PULSE 40%

PULSE 50%

CW 100%

圖 5-1(b) 元件尺寸為 200μm 的輸出功率