中 華 大 學

中 華 大 學

碩 士 論 文 初 稿

底膠對 3D 堆疊封裝可靠度之探討 Investigation the reliability of underfill

to 3D stacked package

系 所 別：機械工程學系碩士班 學號姓名： M09808021 許智宏 指導教授： 陳 精 一 博士

中 華 民 國 100 年 7 月

摘要

科技的進步，電子產品都往輕、薄、短、小的方向發展，然而礙於物理極限的關 係，已經陷入瓶頸。為了尋求高功率、高密度低成本的製程，所以採用三維堆疊式晶 片的方式進行。

本研究主要目的是針對特定 3D 堆疊封裝結構進行應力分析，主要是要探討對 於 3D 堆疊式晶片各種添加底膠的方式，對於整個構裝體的影響。分析方法採用有 限元素軟體 ANSYS，以四分之ㄧ對稱之全域模型進行 TCT 熱循環測試模擬，採用 JESD22-A104-B 規範條件，以了解各層元件的應力與應變分布，考慮 SnAg 低鉛錫 球為黏塑性或潛變-塑性，探討錫球壽命可靠度。同時利用次結構技巧，針對應力或 應變較大之關鍵位置，進行局部區域分析。完成基準模型分析之後，對於各種添加底 膠方式不同的模型進行比較，進而瞭解何種填膠的方式對於構裝體的保護是比較好 的。

根據模擬分析之後的結果，可以發現不同底膠的添加形式對於 3D 堆疊封裝結 構會有不同的影響，對於銲錫凸塊周圍進行填膠與否的模型，可以發現對於銲錫凸塊 的保護是有直接的影響，而對於銲錫微凸塊周圍進行填膠與否的模型，發現對於銲錫 凸塊的保護沒有很直接的影響，對於 TSV 而言，銲錫微凸塊進行填膠不一定會比較 好，但只是些微的不好，數值上差異不大，觀察 interposer 的時候也可以發現整體數 值變異不大，而對於晶片而言，各層晶片的應力狀況，可以發現在第一層晶片的應力 值是比較小的，不同於其他層晶片應力值，因為在最上層沒有其他束制，可以自由的 彎曲使得應力可以釋放掉，而其他層的應力狀況都很接近，因為上下束制住無法讓應 力釋放掉，單純對於整個構裝體進行考慮的話，銲錫凸塊周圍進行填膠以及銲錫微凸 塊進行填膠，是對於整體有比較好的保護。

關鍵詞：矽穿孔結構、堆疊封裝、可靠性、有限元素

ABSTRACT

Solder joint reliability plays a great concern to semiconductor and electronic product manufacturers. In the past years, thermal cycling test to solder joints fatigue strength has been investigated vigorously. To pursue further performance improvement of semiconductor devices in the next decades, three-dimensional (3D) chip integration with through silicon Via (via) would be one of the key technologies. Although 3D packaging technologies are progressively investigated and applied to enhance better performance of IC packages, thermal-mechanical loading and its effect on reliability needs to be studied for optimum the overall packages.

This study focuses on the finite element simulation to predict the effect of umderfill to the bump joints fatigue life and stress and strain distribution in each component of a specified 3D stacked packages . The comparison of finite element models includes with undefill in bump and microbump, without undefill in bump and microbump, with undefill in bump and with underfill in microbump, and without undefill in bump and with underfill in microbump.

The 3D package consists of four vertical dies with micro bump, Si interposer with TSV and bump beneath, organic substrate. A fourth symmetric model is generated using ANSYS as a finite element solver. The loading condition is simulated under accelerated temperature cycle in ranging of 0 °C to 100 °C. The bump life and micro bumps stress and strain is investigated by submodel technology.

This study observed that (1) micro bump with underfill reduces the DNP corner wrapage and bump with underfill does not provide a better DNP corner wrapage; (2) bump with underfill greatly reduces the bump stress and strain and minor that of effect for microbump with underfill; (3) micorbump with underfill presents a better stress performance but reverse for bump with underfill; (4) there is no significant effect for

interposer, chip and TSV whether underfill exist or not; (5) better bump life is protected by underfill but microbump with underfill do not have contribution to the bump life.

Key words：TSV, 3D stack package, interposer, reliability, finite element method.

致謝

時光飛梭，一眨眼的時間兩年的時光就這樣過了，但也留下了許多燦爛的回憶。

本論文得以順利的完成，特別要感謝我的指導教授陳精一博士，在學習上面提供了優 良的學習環境，在學業以及論文上面悉心指導，亦師亦友的相處方式，使得資質愚鈍 的我可以順利的聽懂老師的教導，更在待人處世方面獲益良多，在此敬上最高的感謝 之意。此外也感謝陳俊宏老師亦師亦友的陪伴以及鼓勵，使我能順利的完成學業。同 時也感謝口試委員：涂聰賢博士、倪慶羽博士、黃國饒老師對本論文所提出的指正及 建議，使得本論文更加完善及豐富。

在實驗室的兩年生活，充滿了許多令人珍惜的回憶，學長學弟間的互動令我收穫 很多，感謝俊諺、彥達、文賢學長在工作繁忙下，還抽空回實驗室關懷我們。學長仁 宏、國章，一起相處的時光裡面，總是與我們和樂融融，一起努力、一起歡笑、一起 奮戰到天明，使我研一的生活不是只有單調的學習，也給予我放鬆的空間。同學建偉、

翔硯，研一為了唸書、作業及考試，每天都見到晨光才敢小憩一下，研二則是為了研 究一起討論、一起專研、一起成長。學弟政升、偉俊、懷擇，有你們的陪伴使我在研 究所的時光裡面充滿了歡笑，也分擔了許多瑣碎的事情，由於你們的幫忙，使得我空 出更多的時間可以致力於研究上面。感謝所有關心我的人，謝謝你們，因為有你們的 支持，才能讓我順利的度過這兩年。

最後要感謝我的父母，提供了我這個機會可以完成這個學業，無時無刻的關懷，

讓我沒有其他的顧慮之憂，讓我專心的在學業以及研究上面，在我心情低落的時候適 時的給予我鼓勵，讓我不時的補充能量往前邁進，感謝你們所賦予的一切。

在此由衷的感謝關心我的人，在此獻上最真摯的感謝，並且將此喜悅分享給關心 我、愛護我的人。

目錄

摘要 ... i

ABSTRACT ... ii

致謝 ... iv

目錄 ... v

表目錄 ...vii

圖目錄 ...viii

第一章 緒論 ... 1

1-1 前言... 1

1-2 文獻回顧... 4

1-3 研究動機... 6

1-4 研究方法... 7

1-4-1 數值模擬簡介 ... 7

1-4-2 模型填膠方式設計 ... 9

第二章 有限元素模型 ... 11

2-1 構裝體幾何尺寸及材料性質... 14

2-2 全域模型... 16

2-3 次模型... 17

2-4 邊界條件與負載設定... 19

2-5 塑性與潛變分析模型... 21

2-6 疲勞壽命預測... 22

第三章 結果與討論 ... 24

3-1 不同填膠方式比較... 24

3-2 模型填膠方式選定... 27

3-4 次模型與預測疲勞壽命... 48 第四章 結論 ... 56 參考文獻 ... 58

表目錄

表 2- 1 構裝體幾何尺寸... 14

表 2- 2 構裝體各材料之機械性質... 15

表 3- 1 各種底膠添加形式的模型位移量... 26

表 3- 2 各種底膠添加形式的模型應力... 26

表 3- 3 有無添加底膠之位移... 30

表 3- 4 有無添加底膠之銲錫凸塊應力... 31

表 3- 5 銲錫凸塊之應變值... 32

表 3- 6 銲錫微凸塊 (Top Cu) 之應力值 ... 37

表 3- 7 銲錫微凸塊 (SnAg) 之應力值 ... 38

表 3- 8 銲錫微凸塊 (Bottom Cu) 之應力值 ... 38

表 3- 9 TSV 之應力值 ... 46

表 3- 10 interposer 之應力值 ... 46

表 3- 11 第一層 chip 之最大應力值 ... 46

表 3- 12 第二層 chip 之最大應力值 ... 46

表 3- 13 第三層 chip 之最大應力值 ... 47

表 3- 14 第四層 chip 之最大應力值 ... 47

表 3- 15 各層銲錫微凸塊有無添加底膠之應力... 54

表 3- 16 有無添加底膠模型之壽命... 55

圖目錄

圖 1- 1 傳統產品研發過程... 7

圖 1- 2 新產品的研發流程... 8

圖 1- 3 各種填膠方式... 9

圖 2- 1 3D 多晶片結構示意圖 ... 11

圖 2- 2 銲錫微凸塊結構示意圖... 12

圖 2- 3 銲錫微凸塊分布圖... 12

圖 2- 4 TSV 與銲錫凸塊結構示意圖 ... 13

圖 2- 5 銲錫凸塊分佈圖... 13

圖 2- 8 全域模型有限元素模型... 16

圖 2- 6 銲錫凸塊之次模型結構... 17

圖 2- 7 銲錫微凸塊之次模型結構... 18

圖 2- 9 全域模型束制條件... 19

圖 2- 10 溫度循環負載... 20

圖 3- 1 各種填膠方式之有限元素模型... 24

圖 3- 2 各種填膠方式示意圖... 27

圖 3- 3 模型有無添加底膠比較圖... 28

圖 3- 4 有限元素模型... 29

圖 3- 5 銲錫凸塊之應力圖... 31

圖 3- 6 銲錫凸塊之應變... 32

圖 3- 7 銲錫微凸塊 (Top Cu) 之應力位置示意圖 ... 33

圖 3- 8 銲錫微凸塊 (Top Cu) 之應力 ... 33

圖 3- 9 銲錫微凸塊 (SnAg) 之應力位置示意圖 ... 34

圖 3- 10 銲錫微凸塊 (SnAg) 之應力 ... 34

圖 3- 11 銲錫微凸塊 (Bottom Cu) 之應力位置示意圖... 35

圖 3- 12 銲錫微凸塊 (Bottom Cu) 之應力 ... 35

圖 3- 13 銲錫微凸塊之應變位置示意圖... 36

圖 3- 14 銲錫微凸塊之應變... 36

圖 3- 15 銲錫微凸塊 (Top Cu) 最大應力位置示意圖 ... 37

圖 3- 16

TSV 最大應力位置示意圖 ... 40

圖 3- 17

TSV 之最大應力 ... 40

圖 3- 18

interposer 最大應力位置示意圖... 41

圖 3- 19

interposer 之最大應力... 41

圖 3- 20 第一層 chip 最大應力位置示意圖 ... 42

圖 3- 21 第一層 chip 之最大應力 ... 42

圖 3- 22 第二層 chip 最大應力位置示意圖 ... 43

圖 3- 23 第二層 chip 之最大應力 ... 43

圖 3- 24 第三層 chip 最大應力位置示意圖 ... 44

圖 3- 25 第三層 chip 之最大應力 ... 44

圖 3- 26 第四層 chip 最大應力位置示意圖 ... 45

圖 3- 27 第四層 chip 之最大應力 ... 45

圖 3- 28 次模型銲錫凸塊之最大應力... 49

圖 3- 29 次模型銲錫凸塊之最大應變... 49

圖 3- 30 次模型無添加底膠之銲錫微凸塊應力... 50

圖 3- 31 次模型無添加底膠之銲錫微凸塊應變... 51

圖 3- 32 次模型有添加底膠之銲錫微凸塊應力... 52

圖 3- 33 次模型有添加底膠之銲錫微凸塊應變... 53

第一章 緒論 1-1 前言

為滿足微電子系統輕、薄、短、小、新、速、價廉及環保等需求，驅使半導體 製造封裝業朝向高功率、高密度與低成本的製程發展，使得三維堆疊式晶片 (3D Stacked IC) 的技術也應運而生。電子構裝 (electronic packaging) 的失效 (failure) 是 電子產業界關心的重要課題之一，失效是指電子產品中任何一個元件喪失其功能，導 致電子產品無法正常運作，因此三維堆疊式晶片的可靠度，乃先進封裝所面臨的問題 之一。

根據摩爾定律，裸晶持續微縮，效能提升，但單價相對下降。不過，在封裝業 不一樣，現今摩爾定律放緩，現在處於 32 奈米製程時代，預測 22 奈米製程是 2012 年切入，至於從 22 奈米製程走進 16 奈米製程的時程，但大體來說時間點落在 2014 年～2020 年之間。以摩爾定律來說，現在各家業者對 32 奈米已有把握，但至於 22 奈米製程，各家晶圓廠也不是有很多共識，因為物理特性已逼到極限，所以定律已有 所放緩。現在可以看到在摩爾定律放緩下，新一代的封裝技術如堆疊式、矽穿孔 (through silicon via, TSV) 等出現。藉由三度空間堆疊，以增加裸晶容量，補足摩爾定 律放緩的問題。

隨著單晶片時代來臨，為滿足微電子系統輕、薄、短、小、新、速、價廉及環 保等需求，以及可攜式數位影音產品的興起，使得封裝測試技術面臨多樣化發展面對 數位電子產品輕薄短小趨勢與高效能的需求，驅使半導體製造封裝業朝向高功率、高 密度與低成本的製程發展，使得三維堆疊式晶片 (3D Stacked IC) 的技術也應運而 生。IC 封裝雖朝向 3D 立體思考，具有降低成本、功能提升、體積縮小、整合度提 高等的好處，但就晶圓廠的矽製程 (例如晶圓IC線路、晶圓孔隙的穿透與填滿、晶圓

深入探討，亦是 3D IC 產品研發之重大關鍵。

堆疊式晶片封裝 (Stacked Die Package) 是把多顆不同功能的晶片整合在同一封 裝模組內，除了可以達到功能整合的目的外，更可節省電路板的面積，減少晶片所佔 據的空間，進而降低整體製造成本。另外，堆疊式晶片封裝可將封裝內多顆晶片之間 的電路距離變短，可以提供較佳的電性效能並降低干擾問題。記憶體是目前較常採用 堆疊式晶片封裝的產品，例如快閃記憶體 (Flash Memory) 與 SRAM 之間的堆疊；

部分的通訊晶片也是採用堆疊式晶片級封裝，如將基頻、快閃記憶體與 SRAM 放到 同一個封裝之內。

立體封裝目前大致發展出兩種模式，分別為 PoP (package on package) 以及 PiP (package in package)。PoP 屬 3D 封裝，是一種經過完整測試的封裝方式，如單晶片 FBGA 或堆疊晶片 FPGA (記憶體晶片)，被堆疊在另一片單晶片 FBGA 或堆疊晶片 FBGA(類比晶片)的上部。PiP 則是一種在基礎裝配封裝 (basic assembly package, BAP) 上部堆疊，且經過完全測試的內部堆疊模組 (internal stack module, ISM)，所組成的 3D CSP (晶片級封裝) 解決方案。因此，3D 堆疊封裝的快速發展，除大幅縮小記憶 體在電路板上所佔的面積，同時提升電子產品縮小後的使用效率，最值得稱道的是，

能將不同功能的晶片整合在同一封裝模組，達到 SiP 的最高效益。

雖然 3D 堆疊封裝的快速發展，但是研究人員必需對 3D 堆疊封裝結構熱機行 為有所了解，進而提出設計準則以利整體之開發。由於矽穿孔的特殊結構設計，所以 結構的可靠度不但要考慮錫球，更需探討矽穿孔結構的狀態。本研究所提出的堆疊封 裝結構，針對應力分析或熱機行為可靠度的探討並不多。

在構裝體中，銲錫凸塊 (bump) 扮演著相當重要的腳色，由於銲錫凸塊是負責 訊號的傳遞，所以一但銲錫凸塊遭到損壞，將會導致整個元件功能失效。目前封裝體

以用點膠方式，來達到填滿晶片與基板間的間隙，經由毛細現象 (capillary)，使得液 態膠材可以完全填滿載板中的空隙，除此之外，還可以達到固定與提高可靠度的功 能，所以，在整個封裝過程中，底膠 (underfill) 便扮演了相當重要的角色。

1-2 文獻回顧

半導體元件在增加功能、效能的需求下，為了降低構裝價格已大幅度改變封裝 與相互接點 (interconnection) 的技術。新的封裝技術與先進的材料開發，必需滿足大 尺寸晶片、高 I/O 數量、低操作電壓、高功率消耗及高頻率。當尺寸晶片變大時，

最遠的錫球與 DNP (distance to neutral point) 之距離增加，各元件之間 CTE 不匹配 效應將隨 DNP 距離增加而更嚴重，所以封裝體的可靠度是一大考驗。雖然封裝體的 可靠度分析已非常多 [1-5]，但是針對大尺寸 FCBAG 熱機行為的分析所提供的設計 準則仍然不足。Biswas [6] 探討大尺寸覆晶封裝，同時考慮第一層凸塊及第二層錫球 (BGA) 接點可靠度分析，重點在於基板結構與錫球分布之變異。

第二層錫球的疲勞模式採用 Darveaux’s 方法，並利用熱循環錫球每一次循環累 積的非彈性應變能密度來預測第一層錫球的疲勞壽命。此類型封裝結構在第一層錫球 的可靠度文獻不多，相關可靠度問題可參閱 [7-9]。

Kumagai [10] 探討具有矽穿孔的彈性界面層 (SiIP) 球閘陣列封裝體的可靠度 探討，但只限於電阻之可靠度，強調三個主要製程技術：矽穿孔之銅填充、細間距之 銅線及微凸塊接點，並無熱機行為的探討。Liu [11] 採用有限元素法與 X 光繞射法 (XRD) 進行 TSV 熱機分析。建立 2D 熱機有限元素模型分析 TSV 結構的應力與 應 變 分 佈 ， 由 結 果 顯 示 在 銅 片 角 落 處 有 較 大 的 應 力 梯 度 與 塑 性 變 形 現 象 。 Selvanayagam [12] 針對區域性的矽穿孔結構探討位於矽、銅、介電材料之間在不同 尺寸比(矽厚度與銅柱直徑)非線性熱應力與應變的狀態，此為少數研究者使用銅為非 線性材料，並應用於結構之熱機行為之探討。同時也採用條狀之全域有限元素模型，

模擬 TCT -40 °C～125 °C，錫球採用 Garofalo-Arrhenius 潛變效應，探討錫球潛變應 變能密度與矽穿孔的彈性界面層厚度及錫球間隙的關係，但並未探討微錫球之狀態。

在 TSV 結構堆疊的地方，銅與二氧化矽介電層有很大的熱膨脹係數不匹配的現象。

這將會產生很大的應力以及應變而誘發裂紋，而影響機械可靠度。

Kitada [14] 利用有限元素法分析了多層晶片的應力，其組成為Cu TSV 以及 Cu/low-k BEOL 結構。尋找一體化的設計方法，並強調應力會受到 TSV 長寬比以及 黏合厚度的影響。

Tanaka [15] 全面研究TSV 應力的狀態，並調查 TSV 穿孔的部份，觀察熱不匹 配的現象，由於銲錫凸塊受到熱循環之後而可能產生裂紋。

Ching-I Chen [16] 利用田口法的方法，對於三維堆疊式封裝進行三種參數討 論，參數分別為 TSV 的直徑，絕緣層的厚度 (insulation thickness) 以及中介層 (interposer thickness)，結果發現 TSV diameter 為 50 m、insulation thickness 為 1 m 及 interposer thickness 為 400 m 的時候，對於整體的構裝體之應力是比較小的。

陳文華 [17] 等人利用有限元素軟體 ANSYS 對於內含多塊不同大小晶片之平 面式多晶片模組 (MCM-Horizontal，MCM-H) 及堆疊式多晶片模組 (MCM-Vertical，

MCM-V) 封裝進行散熱分析與可靠度研究，成功探討了晶片尺寸、位置對於 MCM-H 散熱效益之影響，金字塔型為較佳的堆疊形式。

1-3 研究動機

電子構裝的失效是電子產業界關心的重要課題之一，失效是指電子產品中任何 一個元件喪失其功能，導致電子產品無法正常運作。IC封裝技術隨著 IO 接腳數目需 求提高，利用錫球接點 (solder joint) 作為電訊的傳遞已是必要的方法，所以引起許 多產學人士進行錫球接點失效可靠度的研究。針對此問題電子工程設計發展聯合會 (JEDEC) 訂定了加速熱循環測試 (TCT)、加速熱衝擊循環測試 (TST)、電力循環測 試 (power cycle) 等規範，作為探討錫球接點失效可靠度的方法，傳統上板電子封裝 (board level) 可靠度是指錫球接點在熱循環下之疲勞強度或預估壽命，或稱疲勞壽 命。

一般半導體的可靠度也都針對錫球接點元件進行探討，其方法可分實驗分析法 或有限元素模擬分析法。其中實驗分析法是將試片置於測試環境中，給予加速熱循環 測試的條件，進行實際電阻量測，作為可靠度的依據，其結果可信度佳，但需要較高 的成本與時間，不適合於結構參數變異研究時所採用。另者為有限元素模擬分析法，

該方法需要專業背景的人材與高度軟體使用技巧，在分析時需要正確的模型資料，包 含幾何尺寸、材料特性，疲勞模式等，這也是有限元素模擬最困難的問題，因此可獲 得定性化的結果。

為滿足微電子系統輕、薄、短、小、新、速、價廉及環保等需求，以及可攜式 數位影音產品的興起，使得封裝測試技術面臨多樣化發展面對數位電子產品輕薄短小 趨勢與高效能的需求，驅使半導體製造封裝業朝向高功率、高密度與低成本的製程發 展，使得三維堆疊式晶片的技術也應運而生。然而對於目前先進的三維堆疊式晶片其 結構的可靠度，仍是最關切的問題，因此啟發本研究的動機，希望了解，三維堆疊式 晶片添加底膠對錫球以及結構的可靠度有何影響。

1-4 研究方法

1-4-1 數值模擬簡介

電腦輔助工程 (Computer-aided engineering，簡稱 CAE) 是用來輔助工程師有效 率且經濟的完成工程上面的任務，達到快速完成產品設計並且進行量產，例如完成車 輛、車床、馬達等的設計與生產；亦或是產品的工程圖型繪製，以利加工人員方便加 工製造；亦或是進行產品的分析(承受外力)，了解其變形、應力以及應變的情況，以 便了解設計破壞參考的依據。

機械工業之現代化可帶動我國全方位產業之升級，精密機械與產業自動化相關 技術是未來我國產業升級之關鍵技術，更是我國跨越二十一世紀之重點產業技術之 一，此等必須配合高品質之設計與製造能力。然而不管專精領域為何，最終目的為確 保產品設計能如預期的需求，由機械設計的基本流程面，圖1-1為傳統的研發過程，

由圖中可知傳統的研發過程中，產品測試方法需要實體的原型機，加上傳統試誤法之 設計修改方式，通常需要為數不少的迴圈方能設計出一符合所有需求的產品。

CAD 製圖或傳統 設計

圖 1- 1 傳統產品研發過程

CAM 或傳統製造 方法

傳統組裝方法：

產生實體(Physical) 原型機

傳統產品設計 測試通過?

不符合某些設計需求，重新修改設計

通過所有設計需求 量產

目前國內早已面臨工資上揚、勞動力不足，使得以低廉工資為競爭的傳統勞力 密集產業，已失去其競爭優勢。在當前競爭激烈、瞬息萬變的製造環境中，各企業莫 不使出渾身解數提升技術層次、提高生產力、降低成本，以強化本身體質，提升產品 品質與附加價值，維持利基。圖 1-2 表示研發流程以整合之電腦輔助軟體來完成整 個設計迴圈之工作，除了提升產品研發流程之連貫性與整體性，加速產品資料庫建立 之系統外，工程最佳化在各 CAE 領域之廣泛應用更大量地縮短了設計的迴圈數目。

如此，在 CAE 工程上的應用，將同時達到減少或完全取消原型機製造，及縮短研發 時效之功效。

圖 1- 2 新產品的研發流程

ANSYS 軟體是一個被普遍採用的有限元素分析軟體。可以用來分析與力學，熱 傳及電磁學相關的工程問題。包含靜態分析，動態分析，非線性分析等等。ANSYS 軟 體本身亦有前後處理的功能。可以用來建立分析所需的有限元素模型。以及相關的處 理及圖形顯示。本文使用此軟體進行建立有限元素模型，解析計算，並且將結果輸出 顯示，完成完整的分析工作。

CAD 製圖

CAD 組裝：

產生虛擬(Virtual) 原型機

CAE 分析：

機構、動力振動、機械疲勞、機械 安全等工程分析及工程最佳化

製造原型機 並測試

量產 不符合某些設計需求，重新修改設計

通過所有設計需求

1-4-2 模型填膠方式設計

底膠是用來匹配晶片與各材料之間的熱膨脹係數的不同，來保護產品使得產品 可以壽命延長比較不會損壞。產品的微小化，使得該如何對於多層堆疊的晶片有效率 的保護，是一個值得思考的課題，本文將針對下列各種不同的填膠方式設計進行探 討，進而觀察何種填膠的方式會對於錫球的保護會比較完善，如圖 1-3 中 A、B、C、

D、E 及 F 之模型示意圖所示，以及觀察更換不同底膠材料的時候，對於錫球的保 護效益為何，如圖 1-3 中 G、H 之模型示意圖所示。

圖 1- 3 各種填膠方式

A

bump 以及 micro bump 無填入任何底膠

B

micro bump 部位填 入一半底膠

micro bump 部位填 入底膠

D

bump 部位填入底 膠

E

C

bump 部位填入底膠以及 micro bump 部位填入一 半底膠

F

bump 部位填入底膠以及 micro bump 部位填入底 膠

H

w1 w2

G

本研究主要目的針對某特定 3D 堆疊封裝結構進行應力分析。對於上層微凸塊 (micro bump) 有無添加底膠，以及下層凸塊有無添加底膠，探討對整個 3D 堆疊封 裝結構來說，整體的效應在添加底膠之後對於下層凸塊的效益。分析方法採用 ANSYS

^®

軟體建立三維全域模型，以四分之一對稱之全域模型進行 TCT 熱循環測 試模擬，採用 JESD22-A104-B 規範條件裡的 J condition，以了解各層元件的應力 與應變分布，探討下層凸塊壽命可靠度。同時利用次結構技巧，針對應力或應變較 大之關鍵位置，進行局部區域分析，預計可分析的次結構有 TSV 穿孔、凸塊、微 凸塊。

對於本文分析過程進行下列假設：

1. 溫度循環測試為電子裝置工程聯合委員會 (joint electron device engineering council, JEDEC) 所定訂標準做為溫度負載，在 0 °C至100 °C 溫度曲線範圍內

進行三次循環週期。

2. 構裝體為等溫狀態，即環境溫度在任一時間點與構裝體內部任一位置皆相同。

3. 銲 錫 接 點 材 料 微 凸 塊 為 錫 銀 錫 球 (Sn96.5/Ag3.5) ， 凸 塊 為 低 鉛 共 晶 銲 錫 (Sn63/Pb37) ，考慮其非線性材料特性包括塑性及潛變效應。

4. 所有結構體皆完美接合無隙縫，不考慮製程瑕疵造成缺陷，所有材料不因化學效 應產生瑕疵。

5. 初始時並無殘留應力及初始位移。

第二章 有限元素模型

本文以 3D 多晶片構裝體為分析研究對象，圖 2-1 為其結構剖面示意圖，晶片 與晶片中間之銲錫微凸塊其材料為 Sn96.5/Ag3.5 共晶銲錫，晶片底面之銲錫凸塊其 材料為 Sn63/Pb37 共晶銲錫。

圖 2-2 為銲錫微凸塊結構示意圖，在晶片與晶片間為求與銲錫微凸塊熱膨脹係 數匹配，故在空隙內填入底膠保護，圖 2-3 為銲錫微凸塊於晶片分布圖，圖 2-4 為 TSV 與銲錫凸塊結構示意圖，在晶片與基板間為求與銲錫凸塊熱膨脹係數匹配，故 在空隙內填入底膠保護，圖 2-5 為銲錫凸塊分佈圖。

chip

Micro bump

TSV

Substrate

bump

圖 2- 1 3D 多晶片結構示意圖

圖 2- 2 銲錫微凸塊結構示意圖

Chip SnAg Cu

圖 2- 3 銲錫微凸塊分布圖

圖 2- 4 TSV 與銲錫凸塊結構示意圖

圖 2- 5 銲錫凸塊分佈圖

Solder mask

Substrat

Bonding pad CEINTF

interface Interposer (Si) Cu

bump

SiO ₂

2-1 構裝體幾何尺寸及材料性質

晶片尺寸為 5.1 mm × 5.1 mm，TSV結構為 11 mm × 11 mm，上方連接著 built-up，基板為 26 mm × 26 mm，基板核心厚度為 0.22 mm，其相關尺寸如表 2-1。

晶片與晶片中間銲錫微凸塊數量為 161 個，間距為 30 m，如圖 2-3 所示。TSV 結 構與基板中間的銲錫凸塊數量為 1849 個，間距為 250 m，如圖 2-5 所示。

表 2- 1 構裝體幾何尺寸

Chip size 5.1×5.1 mm ² Chip thickness 0.05 mm TSV size 11×11 mm ² TSV thickness 0.25 mm Built-up thickness 0.004 mm Substrate size 26×26 mm ² Substrate thickness 0.22 mm Micro bump

diameter 18 m

TSV diameter 10 m

封裝結構中有些材料為非線性材料，會隨著溫度的改變而有所變動，TSV 結構 下面的基板為非均向性材料。凸塊採用 Eutectic 低鉛錫球其揚氏係數隨著溫度而有 所改變，其他相關材料之機械性質如表 2-2 所示:

表 2- 2 構裝體各材料之機械性質

Material

Young's modulus

（MPa）

Poisson Ratio



CTE

（ppm/°C）

Tg

（°C）

Cu 70000 0.34 18 -

SIO 2 70000 0.16 0.6 -

Interposer 131000 0.28 2.6 - Build up 3500 0.22 60 -

Underfill 7000 0.33 42 -

Chip 131000 0.28 2.6 -

Substrate

X/Z: 26000 Y: 11000

XY/YZ:0.39 XZ:0.11

X/Z:15 Y:52

- Eutectic

solder

75842.33-151.68T (K) 0.35 24.5 -

Solder mask 3500 0.47

5@-200 °C 5@101 °C 1.4@107 °C 1.4@200 °C

-

SnAg

47.2@-55 °C 29.525@25 °C

24.7@50 °C 16.85@125 °C

0.4

20.73@-55 °C 22.36@25 °C 22.87@50 °C 24.4@125 °C

-

2-2 全域模型

建構全域模型時，其尺寸結構依照真實尺寸與銲錫凸塊分佈位置以及銲錫微凸 塊分布位置，因構裝體為對稱結構，故僅建立 1/4 有限元素模型並依照結構之組成 輸入相關材料參數，如圖 2-6 所示，在全域模型部分並無詳細建立完整銲錫凸塊及 銲錫微凸塊結構，在全域模型部份由於銲錫微凸塊尺寸非常小，以及考慮元素細長比 不要過大，銲錫微凸塊中間部分以及 Build-up 利用 Solid 46 元素建立，其餘材料視 為彈性材料，元素型式皆使用 Solid 45。

Y Z X

圖 2- 6 全域模型有限元素模型

2-3 次模型

為了瞭解錫球在溫度循環測試環境下的應力與應變行為、潛變行為及趨勢，吾人 在全域模型中選定第三週次完成後發生最大應變的位置進行次結構模型分析，所謂次 結構模型分析是在全域模型分析完成之後，在關鍵位置上建立更為詳細的結構並以全 域模型相對位置的節點 (node) 位移為束制條件，再以和全域模型完全相同的測試環 境下進行模擬分析。圖 2-7 為銲錫凸塊之次模型結構，其高度範圍為有機基板至上 層 built-up 一半的位置，長寬為一個銲錫凸塊間距 250 m；圖 2-8 為銲錫微凸塊之 次模型結構，其高度包含各層晶片至最下方銲錫微凸塊的位置，長寬為一個銲錫微凸 塊間距 30 m。

圖 2- 7 銲錫凸塊之次模型結構

圖 2- 8 銲錫微凸塊之次模型結構

2-4 邊界條件與負載設定

於全域模型中因構裝體為對稱結構，故僅建立 1/4 有限元素模型，並給予自由 度對稱束制條件，考慮其受力及變形能趨於真實狀態，因此僅於構裝體底部之中心點 限制其所有位移自由度，如圖 2-9 所示。

圖 2- 9 全域模型束制條件

本 文 所 探 討 之 TCT 溫 度 循 環 測 試 為 電 子 裝 置 工 程 聯 合 委 員 會 所 定 訂 JESD22-A104-B 標準做為溫度負載，條件為 0 °C 升溫 600 秒至 100 °C，持續等 溫 600 秒後降溫 600 秒至 0 °C，維持 600 秒等溫，連續三個週期，如圖 2-10 所 示。

-20 0 20 40 60 80 100 120

Tempe

圖 2- 10 溫度循環負載

在全域模型分析結束後，將推斷出關鍵位置之節點的位移做為次模型所有周圍 節點之束制條件，並以相同負載條件對次模型進行分析，取得詳確資料。

e ( 0 C)

0 1200 2400 3600 4800 6000 7200

Time (sec)

ra tu r

2-5 塑性與潛變分析模型

一般大部分封裝材料被假設為線性彈性材料或與溫度相關彈性材料，但目前所 知銲錫疲勞破壞歸咎於熱膨脹係數差異所引起之熱應變，應變疲勞主要成因為塑性應 變及潛變應變兩項。當材料所承受之應力超過降伏應力時，應力與應變呈現非線性關 係，發生永久不再回復之塑性變形；對於 Sn63/Pb37 共晶銲錫而言，當測試溫度與 其熔點 183 °C (456 K) 之絕對溫度比值大於 0.5 時，材料則會發生潛變現象，因此 在溫度循環模擬中銲錫材料須假設包含塑性變形與潛變行為之非線性材料特性，本文 所使用之 Sn63/Pb37 共晶銲錫其降伏應力表示如下 [18]：

( ) 49.2 0.097 (MPa)

y T T



  (2.1)

而潛變行為以 Hyperbolic Sine Low [19] 型式表示：

(2.2)

 

³



1

sinh

2 ^C

exp

4

/

cr C C C



  



 

^T 

其中

T

為絕對溫度，



 為等效潛變應變率， 為 von Mises 等效應力。

_cr

1  

474079.6 935.2

T

1/s

C T

 

2  

886 1/MPa 28338 56

C



T



^{C 3}

^3.3

 

4 6359.521 K

C 

(2.3)

2-6 疲勞壽命預測

現今熟知且被廣泛使用的 Coffin-Manson [20,21] 疲勞模型，採用累積等效非彈 性應變範圍作為壽命預測以及 Solomon [22] 所提出利用塑性剪應變預測疲勞壽命的 低週次疲勞模型，如下所示：

  ¹ 0.5

1.36

P

p

N 

 

  

 

  (2.4)

其中

N _p

為塑性剪應變壽命， 為塑性剪應變範圍，皆可有效預估銲錫之可靠

 _p

度。然而以上模型並未計算與時間相關潛變效應，對於實際上運用有限，因此 Engelmaier [20] 提出使用溫度循環中的平均溫度及溫度循環頻率等參數將兩者模 型進行修正，如下所示：

1

1 2 2

C eq f

f

N





  

      

(2.5)

其中

N 為疲勞壽命， _f



 _eq

為等效總剪應變範圍，等效剪應變由等效應變轉換，

eq

3

eq



 



，

 _f

為疲勞延展係數， =0.325，C 為頻率與溫度相關之方程式，如

_f

下所示：

 

4 2

0.442 6 10 _mean 1.74 10 ln 1

C     ^  T   ^   f

(2.6)

其中

T _mean

為循環週期平均溫度（°C），

f (cycles/day) 為循環週期頻率。為了同時

考慮潛變與塑性應變，Hong 與 Burrell [21] 兩位學者針對錫鉛銲錫材料之熱-彈性、

潛變及塑性變形率進行研究，其潛變及塑性應變並無互相影響，因此提出一簡單關 係式描述剪應變範圍，如下所示：



 _in

   

 _c  _p

(2.7)

其中  為非彈性剪應變範圍，

 _in

 為潛變剪應變範圍，

 _c

 為塑性剪應變範

 _p

圍，將  代入方程式 2.5 中之

 _in



 _eq

，求得疲勞壽命。

第三章 結果與討論 3-1 不同填膠方式比較

各層材料因為熱膨脹係數不同會產生比較大的變形，所以底膠在封裝體裡面扮 演著很重要的腳色，可以用來補償匹配熱膨脹係數，使得封裝體整體的變形量會變 小，而受到保護。分別對於三维堆疊式晶片，各種填膠的方式類型進行探討，何種添 加底膠的方式最能對下層 TSV 結構與基板之間的凸塊最有保護的作用，探討結果時 皆以溫度負載於高溫時進行討論，各種填膠方式的有限元素模型如圖 3-1 所示。

圖 3- 1 各種填膠方式之有限元素模型

X Y Z

X Y Z

X Y Z

A

D E

X Y Z

B

Y Z X

Y Z X

C

F

X

Y Y

Z X

G H

Z

由於三維堆疊式晶片的組成是由很多不同材料所構成的，所以底膠添加的方式 以及多寡，都會造成底膠添加之後對於三維堆疊式晶片的保護會有不同的效應，由 表 3-1 可以看到，在上層銲錫微凸塊的周圍添加底膠且將添加底膠的量增加之後，

可以發現對於整體的翹曲量有減少。而在下層銲錫凸塊的周圍添加底膠的狀況，對 於整體的翹曲量並沒有很大的改善，在於更換底膠材料的部份，整體的翹曲量與都 未受到底膠保護的三維堆疊式晶片比較的話，也沒有發現對於翹曲量有比較好的改 善。

觀看模型整體位移量，可以先觀察出何種填膠方式的模型對於整體三維堆疊式 晶片的整體翹曲現象，但是三維堆疊式晶片裡面的各種材料熱膨脹係數的不同，在 翹曲的時候的狀況是否會影響到銲錫凸塊，並沒有辦法直接在觀看模型整體位移量 的時候看出，對於銲錫凸塊是否會受到很大的影響，需要觀察銲錫凸塊附近的相對 位移量的狀況，是否會造成銲錫凸塊的應力集中，對於翹曲量最嚴重的地方取出角 落位置的銲錫凸塊觀察應力狀況，如表 3-2。

從表 3-2 各種不同填入底膠方式的模型的應力狀況可以發現，在銲錫微凸塊周 圍填入底膠的時候，對於下層銲錫凸塊的保護似乎沒有很大的影響，而在銲錫凸塊 周圍填入底膠的時候，可以明顯的發現，對於銲錫凸塊的部份有很大的改善，應力 值有很大的下降，在更替底膠材料的兩個模型，對於銲錫凸塊的應力值也有很大的 改善，表格裡面兩個數值是將兩個位置的最大應力位置之應力取出，最大應力發生 在右上角的有 A、B 及 C 三種模型，數值為表格欄位內上方的數值，而發生在模 型左邊中間位置的有 D、E、F、G 及 H ，數值為表格欄位內下方的數值，因為最 大應力發生在模型左邊中間的位置，所以在模型右上角的位置應力一定會小於目前 發生最大應力位置的應力，所以用括號的方式表示。

表 3- 1 各種底膠添加形式的模型位移量

The max displacement

A 0.0404 mm B 0.0326 mm C 0.0298 mm D 0.0774 mm E 0.0699 mm F 0.0669 mm G 0.0675 mm H 0.0483 mm

A B C

D E F

G H

表 3- 2 各種底膠添加形式的模型應力

The max stress of the bump 7.462 MPa

6.285 MPa

7.625 MPa 6.787 MPa

7.672 MPa 7.54 MPa (<3.164 MPa)

3.164 MPa

(<2.575 MPa) 2.575 MPa

(<2.567 MPa) 2.567 MPa (<2.575 MPa)

2.575 MPa

(<2.7 MPa) 2.7 MPa

MN

MX

X Y MN

MX

Z Y Z X

3-2 模型填膠方式選定

對於各種填膠方式的三維堆疊式晶片進行整體翹曲量以及觀看銲錫凸塊的應力 數值狀況可以發現，在添入底膠的時候是否對於銲錫凸塊有保護是有直接的影響，

但是該採用何種方式的填膠可以對於銲錫凸塊的保護才是最有效率的，以及對於工 程上面進行填膠的時候的便利性進行討論。

因為模型眾多，在分析上面所花費的時間會相當的多，加上工程上面填膠方式 的便利性，所以本文將以 3-1 節所探討的各種底膠添加形式的模型採用四種模型進 行比較。四種模型分別為封裝體完全沒有受到底膠保護的狀況，以及銲錫微凸塊周 圍是否進行填膠，銲錫凸塊周圍是否進行填膠進行組合去探討，如圖 3-2。之所以 不採取更換材料的兩組，是因為對於銲錫凸塊的保護並沒有比銲錫凸塊以及銲錫微 凸塊周圍填膠的模型的好。

圖 3- 2 各種填膠方式示意圖

有限元素模擬分析對於了解封裝結構的力學行為有降低分析成本，縮短分析時 間的優點。但關鍵在於分析結果的準確性，所以應用有限元素分析對於封裝結構之力 學反應趨勢能提供良好的結果。影響分析結果準確性最主要的因素為結構材料特性及 構裝體有無任何缺陷。IC 封裝結構中有些材料為非線性隨溫度改變，錫球的塑變、

潛變，基板為非均向材料特性。由文獻中可知某些材料的特性，許多學者大部份會引 用現有的材料參數。而本文所主要要探討的是對於三维堆疊式晶片，在於上層銲錫微 凸塊以及下層銲錫凸塊這兩層分別填入底膠保護，對於下層銲錫凸塊的保護作用，針 對有無添加底膠分為四種模型進行比對，如圖 3-3。

上下層皆無 添加底膠

下層無添加 底膠上層添 加底膠

上層無添加 底膠下層添 加底膠

上下層皆 添加底膠

a

d b

c

BASE

MODEL

圖 3- 3 模型有無添加底膠比較圖

3-3 三維堆疊式晶片有無添加底膠之比對

各層材料因為熱膨脹係數不同會產生比較大的變形，所以底膠在封裝體裡面扮 演著很重要的腳色，可以用來補償匹配熱膨脹係數，使得封裝體整體的變形量會變 小，而受到保護。分別對於三维堆疊式晶片，對於上層晶片之間銲錫微凸塊部份添加 底膠，以及下層 TSV 結構與基板之間的凸塊周圍添加底膠，進行探討何種添加底膠 的方式最能對下層 TSV 結構與基板之間的銲錫凸塊最有保護的作用。圖 3-4 為四 種上層銲錫微凸塊周圍以及下層銲錫凸塊周圍有無添加底膠之有限元素模型。

a b

圖 3- 4 有限元素模型

X

Y

Y

Z X

Z

c d

X

Y

Y

Z

Z X

對於各種填膠方式不同的三維堆疊式晶片，先進行探討這些填膠方式對於三維 堆疊式晶片整體的翹曲狀況，在上層晶片之間的銲錫微凸塊周圍添加底膠之後，可以 明顯的發現對於三維堆疊式晶片封裝體整體的翹曲量有減少。但是對於下層 TSV 結 構與基板之間銲錫凸塊周圍添加底膠之後，對於整體的翹曲量卻沒有比較好的效應。

由於 DNP (distance to nature point) 效應的關係，可以發現翹曲後位移量最嚴重的地 方產生在角落處。表 3-3 為有無填入底膠的整體封裝體位移比較。

表 3- 3 有無添加底膠之位移

The Max displacement

0.0404 mm 0.0298 mm

0.0774 mm 0.0699 mm

MN

MX

a c

b d

由於三維堆疊式晶片裡面所包含的物件眾多，各種材料因為熱膨脹係數的不 同，所以每種物件所呈現出來的膨脹量不一樣，各種材料之間的膨脹會互相影響，所 以單純從三維堆疊式晶片的翹曲量的狀況，並沒有辦法直接去判斷各種填膠方式的晶 片對於銲錫凸塊的保護是否良好，而對於銲錫微凸塊也是一樣的狀況，所以必須詳細 觀察銲錫凸塊以及銲錫微凸塊的應力應變狀況。

圖 3-5 為銲錫凸塊之應力圖，從應力圖的狀況可以發現，應力集中發生的位置 有些會有變動，一般認為銲錫凸塊會發生應力集中的地方，應該是受到 DNP 效應的 影響，離中心點最遠的那一顆銲錫凸塊，然而太多材料的互相影響，導致圖 3-5 中 c、d 兩種模型其應力集中的位置是發生在與上層晶片接合周圍的位置。

表 3-4 為三维結構晶片封裝體有無填入底膠對於銲錫凸塊的應力比較，由於最 大應力發生的位置並非集中在同一個地方，在第一章節所提到的模型填膠方式設計的 八個模型裡面，大部分發生應力集中的位置都發生在表 3-4 裡面的示意圖，右上角

Y X Z

欄位上方的數值為右上角發生的應力值，表格欄位下方的數值為左下角發生的應力 值，表格內 c、d 最大應力發生於左下角，所以發生在右上角位置的應力會小於最大 應力的數值，所以欄位上方的數值用括號表示，其中可以發現上層銲錫微凸塊周圍在 添加底膠之後，對於底下的銲錫凸塊並沒有很大的影響，而對於下層銲錫凸塊周圍添 加底膠之後，銲錫凸塊應力有明顯的降低。

圖 3- 5 銲錫凸塊之應力圖

表 3- 4 有無添加底膠之銲錫凸塊應力

The Max stress of the bump 7.462 MPa

6.285 MPa

7.672 MPa 7.54 MPa (<3.164 MPa)

3.164 MPa

(<2.567 MPa) 2.567 MPa

MN

MX

X Y Z

1

MN

MX

X Y Z

1.057 1.769 2.481

3.192 3.904

4.616 5.327

6.039 6.751 7.462

1

MN

MX

X Y Z

.950872 1.698 2.445

3.191 3.938

4.685 5.432

6.179 6.926 7.672

a b

1

MN MX

X Y Z

.930294 1.116

1.302 1.488

1.673 1.859

2.045 2.231

2.417 2.602

1

MN

MX

Y Z X

.907173 1.092

1.276 1.46

1.645 1.829

2.013 2.382

c d

2.198 2.567

a b

c d

圖 3-6 為銲錫凸塊應變的狀況，發生的位置大部分都在與晶片銜接的邊緣，應 變的數值如表 3-5 所示，最小為 0.00711 最大為 0.036834。

圖 3- 6 銲錫凸塊之應變

表 3- 5 銲錫凸塊之應變值

The Max strain of the bump

a 0.036834 b 0.040245 c 0.007110 d 0.007098

1

MN

MX

X Y Z

^.565E-03.004595.008625 .012655.016685

.020715.024745

.028774.032804 .036834

1

MN

MX

X Y Z

.581E-03 .004988

.009395 .013802

.018209 .022616

.027024 .031431

.035838 .040245

a b

1

MN MX

X Y Z

.002106 .002662.003218

.003774.00433

.004886.005442

.005998.006554 .00711

1

MN MX

X Y Z

.002115 .002669.003222

.003776.00433

.004883.005437

.005991.006544

c d

.007098

銲錫微凸塊是利用 SOLID46 的元素進行建立，所以應力值的狀況可以分為 Top Cu、SnAg、Bottom Cu 三種狀況，銲錫微凸塊的應力發生位置大多在離中心點 最遠端的位置，但也有因為材料各層間的影響，而發生在不同的位置，圖 3-7 圈選 起來的位置為 Top Cu 最大應力發生的位置示意圖，詳細的應力狀況如圖 3-8 所示。

MN MX

圖 3- 7 銲錫微凸塊 (Top Cu) 之應力位置示意圖

圖 3- 8 銲錫微凸塊 (Top Cu) 之應力

1

MX

17.068 50.78984.51

118.231151.952

185.673219.394

253.116286.837 320.558 NO OLUTION

ST SU

TI 0

SEQV (AVG) LAYR=3 DMX =.007968 SMN =17.068 SMX =320.558

DAL S EP=4 B =11 ME=105

1

MX

36.4 55.73575.071

94.406113.742

133.077152.413

171.748191.084 210.419

1

MX

17.33 63.282109.233

155.185201.136

247.088293.04

338.991384.943 430.894

1

MX

37.831 58.77379.715

100.657121.599

142.54163.482

184.424205.366 226.308

b

c d

a

Y

Z X

圖 3-9 圈選起來的位置為 SnAg 最大應力發生的位置示意圖，詳細的應力狀況 如圖 3-10 所示。

MN MX

圖 3- 9 銲錫微凸塊 (SnAg) 之應力位置示意圖

Y Z X

1

MX

4.833 31.259

57.685 84.11

110.536 136.961

163.387 189.813

216.238

1

242.664 NODAL SOLUTION

STEP=4 SUB =11 TIME=1050 SEQV (AVG) LAYR=2 DMX =.007968 SMN =4.833 SMX =242.664

MN MX

10.087 21.22932.371

43.51354.655

65.79876.94

88.08299.224 110.366

a b

1

MX

3.647 48.908

94.17 139.432

184.693 229.955

275.216 320.478

365.74 411.001

1

MX

10.012 22.802

35.592 48.382

61.172 73.962

86.751 112.331

c d

99.541 125.121

圖 3-11 圈選起來的位置為 Top Cu 最大應力發生的位置示意圖，詳細的應力狀 況如圖 3-12 所示。

MN MX

圖 3- 11 銲錫微凸塊 (Bottom Cu) 之應力位置示意圖

圖 3- 12 銲錫微凸塊 (Bottom Cu) 之應力

Y Z X

1

MX

11.637 44.55977.481

110.404143.326

176.249209.171

242.094275.016 NO LUTION 1

ST SU

TI 0

SEQV (AVG) LAYR=1 DMX =.007968 SMN =11.637 SMX =307.939

DAL SO EP=4 B =11 ME=105

MN MX

307.939 24.3

45.083 65.866

86.649 107.432

128.215

148.998 190.564 169.781 211.347

1

MX

10.191 69.643129.096

188.549248.001

307.454366.907

426.359485.812 545.265

1

MX

37.831 58.77379.715

100.657121.599 163.482 205.366

c d a b

142.54 184.424 226.308

銲錫微凸塊的應變發生位置大多在離中心點最遠端的位置，但也有因為材料各 層間的影響，而發生在不同的位置，圖 3-13 圈選起來的位置為最大應變發生的位置 示意圖，詳細的應變狀況如圖 3-14 所示。

MN MX

圖 3- 13 銲錫微凸塊之應變位置示意圖

1

MX

^.250E-03.710E-03 .001171

.001631 .002092

.002552 .003013

.003473 .003934

.004395

1

MX

^.254E-03.001092 .00193

.002767 .003605

.004443 .00528

.006118 .006956

.007793

1

MX

^.483E-03.777E-03 .00107

.001364 .001657

.00195 .002244

.002537 .002831

.003124 1

MX

^.498E-03.729E-03 .959E-03

.001189 .001419

.001649 .001879

.00211 .00234

.00257

a b

c d

Y

Z X

圖 3-15 為銲錫微凸塊 (Top Cu) 最大應力發生的位置圖，由於最大應力的位置 有些微的變動，於是將相同位置的應力值取出來做比較，其數值如表 3-6 所示，表 格欄位上方的數值是取發生在第四層的銲錫微凸塊 (Top Cu) 第 22 列左邊位置的 應力，表格欄位下方的數值是取發生在第四層的銲錫微凸塊 (Top Cu) 第 1 列右邊 位置的應力。表 3-7 及表 3-8 分別為銲錫微凸塊 (SnAg) 及銲錫微凸塊 (Bottom Cu) 最大應力發生位置之應力數值，由這些數值可以看出，在對於上層銲錫微凸塊添加底 膠之後對於銲錫微凸塊的應力集中有明顯的減低，在同時沒有添加底膠的時候應力數 值是偏高，但是對於銲錫凸塊周圍填膠而銲錫微凸塊周圍沒有進行填膠的時候，銲錫 微凸塊的應力數值會很大，而在銲錫凸塊以及銲錫微凸塊兩者周圍都填膠的時候，對 於銲錫微凸塊的應力集中狀況會降低很多。

圖 3- 15 銲錫微凸塊 (Top Cu) 最大應力位置示意圖

表 3- 6 銲錫微凸塊 (Top Cu) 之應力值

The Max stress of the microbump (Top Cu) 321 MPa

235 MPa

197 MPa 210 MPa

431 MPa 341 MPa

201 MPa 226 MPa

MN

MX

MX

Y

6.869 53.387

99.906 146.425

192.943 239.462

285.98 332.

22 Row 4 ^th left first Row 4 ^th right

a b

c d

表 3- 7 銲錫微凸塊 (SnAg) 之應力值

The Max stress of the microbump (SnAg)

a 242.664 MPa b 110.366 MPa

c 411.001 MPa d 125.121 MPa

表 3- 8 銲錫微凸塊 (Bottom Cu) 之應力值

The Max stress of the microbump (Bottom Cu)

a 307.939 MPa b 211.347 MPa

c 545.265 MPa d 226.308 MPa

對於影響封裝體可靠度，一般都只對於銲錫凸塊的部份進行討論，但是其他部 位的應力狀況也是值得觀察的，對於前面探討的銲錫凸塊以及銲錫微凸塊的狀況，可 以發現封裝體因為結構的複雜，所以在各種模型之中可以發現應力發生的位置是會改 變的，所以將以下要討論的結構都先將各模型會發生的最大位置都標示出來，如圖 3-16 TSV 最大應力位置示意圖、圖 3-18 interposer 最大應力位置示意圖以及圖 3-20、3-22、3-24、3-26 各層晶片最大應力位置示意圖。

從圖 3-17 可以發現 TSV 結構在銲錫凸塊有添加底膠的時候，會因為 DNP 效 應影響的關係，最大應力發生的位置會在最角落的位置，而在銲錫凸塊周圍沒有添加 底膠的時候，材料之間熱膨脹係數的不同而產生翹曲量的不同，這個效應會大於 DNP 的效應，最大應力的位置會出現在與上層晶片接合的位置，應力的數值都很接近，大 約都在 260 MPa 左右，詳細數值如表 3-9 所示。

在圖 3-19 可以發現 interposer 應力發生的位置其實算是發生在一樣的位置，因 為封裝體是建立 1/4 模型，圖面上所看的到發生最大應力的位置，都是做對稱條件 的位置，其數值大約在 148 MPa，詳細數值如表 3-10 所示，從另一個視角可以發現 接銲錫凸塊的那一面，應力數值會比與晶片接合的那面大些。

圖 3-20 至圖 3-27 為各層晶片的應力狀況，可以發現在第一層晶片的應力值是 比較小的，數值如表 3-11 所示，不同於其他層晶片應力值，因為在最上層沒有其他 束制，可以自由的彎曲使得應力可以釋放掉，而其他層的應力狀況都很接近，因為上 下束制住無法讓應力釋放掉，應力數值大約在 200 MPa 左右，其詳細數值如表 3-12、3-13 及 3-14 所示，從表的數值可以發現，在銲錫微凸塊周圍有填膠能讓晶片 應力值降低，而銲錫凸塊周圍有無填膠卻不一定對晶片的應力有幫助。

MN MX

圖 3- 16 TSV 最大應力位置示意圖

圖 3- 17 TSV 之最大應力

X Y Z

MN MX

X Y Z

1

MX

1.151 30.917

60.682 90.448

120.213 149.979

179.744 209.509

239.275 269.04

1

MX

.612102 30.45660.3

90.144119.988

149.832179.676 239.364 209.52 269.208

1

MN

MX

1.837 30.13458.431

86.727115.024

143.321171.618

199.915228.212 256.509

1

MX

.689632 29.137

57.585 86.032

114.48 142.928

171.375 199.823

228.271

a b

c d

256.718

MN MX

圖 3- 18 interposer 最大應力位置示意圖

圖 3- 19 interposer 之最大應力

Y Z X

1

MN MX

2

MN

MX X Y Z

X ZY

.932491

16.74832.563

48.37864.193

80.00895.824

111.639127.454 143.269

.932491 16.748

32.563 48.378

64.193 80.008

95.824 111.639

127.454 143.269

1

MN MX

2

MN

MX Y Z X

X ZY

2.169

17.40332.636

47.87 63.103

78.33793.571 124.038 108.804 139.271

2.169 17.403

32.636 47.87

63.103 78.337

93.571 124.038

108.804 139.271

1

MN

MX

2

MX MN X Y Z

X ZY

2.945

19.56436.182

52.8 69.418

86.037102.655

119.273135.892 152.51

2.945 19.564

36.182 52.8

69.418 86.037

102.655 119.273

135.892 152.51

1

MN

MX

2

MN MX

X Y Z

X ZY

2.626

18.90635.186

51.46667.746

84.025100.305

116.585132.865 149.145

2.626 18.906

35.186 51.466

67.746 84.025

100.305 116.585

132.865

a b

c d

149.145

MN

MX

圖 3- 20 第一層 chip 最大應力位置示意圖

圖 3- 21 第一層 chip 之最大應力

Y

X

1

MN

MX

2

MN MX

X Y Z

X Y Z

.766776

8.256 15.745

23.23330.722 38.21145.7

53.18960.678 68.167

.766776 8.256 15.745

23.23330.722 38.21145.7

53.18960.678 68.167

1

MN MX

2

MN

MX Y Z X

X ZY

4.216

10.22916.241

22.25428.266

34.27940.291 52.316 46.303 58.328

4.216

10.22916.241

22.25428.266

34.27940.291 52.316 46.303 58.328

1

MN

MX

2

MN MX

X Y Z

X ZY

1.14

12.00822.876

33.74444.612

55.48 66.348

77.21688.085 98.953

1.14

12.00822.876

33.74444.612

55.48 66.348

77.21688.085 98.953

1

MN

MX

2

MN MX

X Y Z

X ZY

4.829

12.74520.661

28.57736.492

44.40852.324

60.24 68.156 76.072

4.829

12.74520.661

28.57736.492

44.40852.324

60.24 68.156

a b

c d

76.072

MN

MX

圖 3- 22 第二層 chip 最大應力位置示意圖

圖 3- 23 第二層 chip 之最大應力

Y

X

1

MN MX

2

MN MX

X Y Z

X ZY

.747715

22.862 44.977

67.092 89.207

111.321 133.436

155.551 177.665

199.78

.747715 22.862

44.977 67.092

89.207 111.321

133.436 155.551

177.665 199.78

1

MN

MX

2

MN MX

X Y Z

X ZY

1.349

23.50845.668

67.82789.987

112.146134.306

156.465178.624 200.784

1.349

23.50845.668

67.82789.987

112.146134.306

156.465178.624 200.784

1

MN MX

2

MN

MX X Y Z

X ZY

.936963

25.00749.078

73.14897.218

121.288145.359

169.429193.499 217.57

.936963 25.00749.078

73.14897.218

121.288145.359

169.429193.499 217.57

a b

1

MN

MX

2

MN MX Y Z X

X ZY

6.434

28.89851.362

73.82696.29 141.218 186.145

118.754 163.681 208.609

6.434

28.89851.362

73.82696.29 141.218 186.145

c d

118.754 163.681 208.609

圖 3- 24 第三層 chip 最大應力位置示意圖

圖 3- 25 第三層 chip 之最大應力

MN

MX

X Y

1

MN MX

2

MN MX X Y Z

X ZY

.784375

24.132 47.48

70.827 94.175

117.523 140.87

164.218 187.566

210.913

.784375 24.13247.48

70.82794.175

117.523140.87

164.218187.566 210.913

1

MN MX

2

MN MX

X Y Z

X ZY

.610981

23.01245.413

67.81490.215

112.616135.017

157.418179.819 202.22

.610981 23.01245.413

67.81490.215

112.616135.017

157.418179.819 202.22

1

MN MX

2 MN

MX X Y Z

X ZY

.557171

26.172 51.786

77.401 103.015

128.629 154.244

179.858 205.473

231.087

.557171 26.172

51.786 77.401

103.015 128.629

154.244 179.858

205.473 231.087

1

MN MX

2

MN

MX X Y Z

X ZY

.481

23.495 46.509

69.523 92.537

115.55 138.564

161.578 184.592

207.606

.481

23.49546.509

69.52392.537

115.55138.564

161.578184.592 207.606 1

MN MX

2

MN MX

X Y Z

X ZY

.747715

22.862 44.977

67.092 89.207

111.321 133.436

155.551 177.665

199.78

.747715 22.862

44.977 67.092

89.207 111.321

133.436 155.551

177.665 199.78

a b

c d

MN

MX

圖 3- 26 第四層 chip 最大應力位置示意圖

圖 3- 27 第四層 chip 之最大應力

Y

X

1

MN MX

2

MN MX

X Y Z

X ZY

.451369

24.63 48.809

72.98897.167

121.346145.524

169.703193.882 218.061

.451369 24.63 48.809

72.98897.167

121.346145.524

169.703193.882 218.061

1

MN MX

2

MN

MX X Y Z

X ZY

1.981

23.276 44.57

65.865 87.159

108.454 129.748

151.043 172.337

193.632

1.981

23.27644.57

65.86587.159

108.454129.748

151.043172.337 193.632

a b

1

MN MX

2 MN

MX X

Y Z

X ZY

.806165

29.29557.784

86.273114.762

143.25171.739

200.228228.717 257.206

.806165

29.29557.784

86.273114.762

143.25171.739

200.228228.717 257.206

1

MN

MX

2

MN

MX Y

Z X

X ZY

.532371

23.83947.147

70.45493.761 140.375 186.989

117.068 163.682 210.296

.532371 23.83947.147

70.45493.761 140.375 186.989

c d

117.068 163.682 210.296

表 3- 9 TSV 之應力值

The Max stress of the TSV 256 MPa

269 MPa

259 MPa 269 MPa 257 MPa

(<257 MPa)

257 MPa (<257 MPa) b

a

c d

表 3- 10 interposer 之應力值

The Max stress of the interposer 143 MPa

(<143 MPa)

139 MPa (<139 MPa) 148 MPa

148 MPa

148 MPa 148 MPa

a b

c d

表 3- 11 第一層 chip 之最大應力值

The Max stress of the 1st chip 68 MPa

44 MPa

56 MPa 57 MPa

99 MPa 49 MPa

76 MPa 70 MPa

a b

c d

表 3- 12 第二層 chip 之最大應力值

The Max stress of the 2nd chip 200 MPa

184 MPa

196 MPa 201 MPa

218 MPa 203 MPa

b a

c d

表 3- 13 第三層 chip 之最大應力值

The Max stress of the 3rd chip 211 MPa

190 MPa

199 MPa 202 MPa

231 MPa 194 MPa

208 MPa 206 MPa a b

c d

表 3- 14 第四層 chip 之最大應力值

The Max stress of the 4th chip 218 MPa

190 MPa

189 MPa 194 MPa

257 MPa 194 MPa

193 MPa 194 MPa a b

c d