中 華 大 學 碩 士 論 文
利用最佳趨近法及四分段法設計之 CMOS 二次多項式電路
Design of CMOS Quadratic Polynomial Circuit Using Best Fit Method and Four-Segment Method
系 所 別：電機工程學系碩士班 學號姓名：M09801018 吳培綸 指導教授：林國珍 博士
中 華 民 國 101 年 7 月
I
中文摘要
本論文利用最佳趨近法及四分段法設計 CMOS 二次多項式電路。以電流模式下的 CMOS 二次多項式電路為基礎，依照使用者所需的精準度來調整電路組成與 MOS 電 晶體的長寬比值。
本論文從平方電路開始介紹，由平方電路衍生出二次多項式電路，進而設計出最 佳趨近法 CMOS 二次多項式電路與四段設計 CMOS 二次多項式電路。其中最佳趨近 法 CMOS 二次多項式電路的設計是以指數函數為例來實現電路，模擬結果為輸入範 圍介於-48 至 21 ，輸出相對誤差 3%以內，其線性度在 0.3dB 以內達 14.1dB。
四分段法 CMOS 二次多項式電路的設計使用泰勒二次多項式電路來近似 sigmoid 函數，以四組二次多項式電路加上三組分段控制電路，完成電路設計。其模擬結果在 輸入範圍為-277 A 至 480 A，輸出相對誤差 3%以內，PSRR 值為 34.3。
模擬工具使用有 HSPICE 與 MATLAB 等。電路佈局軟體使用國家晶片中心(CIC) 提供的 CADANCE 及台積電(TSMC)0.35 製程。
關鍵字:最佳趨近法，二次多項式，sigmoid 函數。
Abstract
In this thesis, we design CMOS quadratic polynomial circuit using best fit method and four-segment method. The propose of this thesis is based on CMOS current-mode
quadratic function circuits, its W/L ratio and construction could be adjusted by the relative error that the users needed.
First we explain how to implement CMOS current-mode quadratic circuits and design the proposed circuit in the way of multiple corrections. We use the best fit CMOS
quadratic polynomial circuit to realization exponential function. The imitative result based on the range of -48 ~22 and the relative error within 3%. The output dynamic range of 14.1dB, and linearity error less than 0.3dB.
Four-segment CMOS quadratic polynomial circuit utilize Taylor to fitting sigmoid function. The circuit is designed by four sets of quadratic polynomial circuit and three sets of segmentation control circuit. The imitative result based on the range of -277 ~480 , and the relative error within 3%. The PSRR are 34.3.
The imitative tool is HSPICE and MATLAB. Circuit layout software used the CADANCE which provided with CIC and TSMC 0.35 process.
Keywords：Best Fit, Quadratic Function, Sigmoid Function.
III
誌謝
回想研究所的求學過程中，首先要感謝指導教授 林國珍 博士，除了研究領域上的 專業知識，老師也指導我們面對人事物的態度以及正確的人生觀，使我在這些年中獲 益匪淺。同時也要感謝口試委員；邱煥凱 博士與莊添民 博士在百忙之中給予的建議 與諸多的指導，使我能夠順利完成論文，在此向各位老師致上萬分的謝意和敬意。
另外要感謝實驗室的同學與學弟學長們在學業和生活上的幫忙，智仁、劭恒、光硯、
志強、邦志、峻維、于賢、信誠、哲銘、政佐、惟勝、志超、俊豪、思維，以及電子 系的助理美惠，因為有大家的協助，讓我的研究所生活既豐富又踏實，留下了美好的 回憶。
最後要感謝我親愛的家人，不管在物質上的支持或是精神上的鼓勵，讓我能無後顧 之憂的專心著手論文方面的研究。僅此論文獻給所有關心、照顧我的人，願大家永遠 健康快樂。
吳培綸 僅誌於民國 101 年 7 月
目錄
中文摘要 ………I Abstract
………II 誌謝 ……… III 目錄 ………IV 表目錄 ………V 圖目錄 ………VI
第一章 緒論………1
1.1 研究背景與動機………1
1.2 論文結構………2
第二章 二次多項式電路………3
2.1 平方電路公式推導………3
2.2 二次多項式公式推導………5
2.3 二次多項式電路設計………6
2.4 定電流電路架構設計………9
第三章 最佳趨近法二次多項式電路設計與模擬………10
3.1 前言………10
3.2 最佳趨近法………10
3.3 最佳趨近法二次多項式電路設計………13
3.3.1 電路架構………13
3.3.2 數學原理………14
3.3.3 電路運作………16
3.4 模擬結果………18
3.5 結論………21
V
第四章 四分段法二次多項式電路設計與模擬………22
4.1 前言………22
4.2 分段控制電路………22
4.3 四分段法二次多項式電路設計………26
4.3.1 電路架構………26
4.3.2 數學原理………29
4.3.3 電路運作………30
4.3.3.1 正半部電路運作………30
4.3.3.2 負半部電路運作………31
4.4 模擬結果………32
4.5 結論………36
第五章 電路晶片設計………37
5.1 設計考量………37
5.2 電路佈局圖………38
5.3 最佳趨近法二次多項式電路晶片設計與模擬………40
5.4 二分段法二次多項式電路晶片設計與模擬………45
第六章 總結與未來展望………50
參考文獻 ………51
表目錄
表 3-1 最佳趨近法二次多項式電路文獻比較表………21表 4-1 製程參數………36
表 4-2 四分段法二次多項式電路文獻比較表………36
表 5-1 最佳趨近法二次多項式電路參數值………40
表 5-2 二分段法二次多項式電路參數值………45
圖目錄
第二章
圖 2-1 平方電路基本架構………3
圖 2-2 二次多項式電路基本架構………4
圖 2-3 二次多項式電路雛形………6
圖 2-4 第一種二次多項式電路設計………7
圖 2-5 第二種二次多項式電路設計………8
圖 2-6 第三種二次多項式電路設計………8
圖 2-7 定電流電路設計………9
第三章 圖 3-1 最佳近似方程式………11
圖 3-2 與 Taylor 和 g(x)的相對誤差………12
圖 3-3 最佳趨近法二次多項式電路………13
圖 3-4 與 之間的差值………17
圖 3-5 調整後 與 之間的差值………17
圖 3-6 不同 A 值對相對誤差的影響………18
圖 3-7 理想 與最佳趨近法二次多項式電路輸出電流比較………19
圖 3-8 理想 與Taylor輸出電流比較………19
圖 3-9 理想 與最佳趨近法二次多項式電路輸出電流相對誤差………20
圖 3-10 理想 與 輸出電流相對誤差………20
圖 3-11 理想 與最佳趨近法二次多項式電路線性比較………21
第四章 圖 4-1 分段控制電路雛形………22
圖 4-2 分段控制電路設計………23
VII
圖 4-3 二分段法二次多項式電路………23
圖 4-4 輸出電流分段情形………25
圖 4-5 負電流之分段控制電路設計………25
圖 4-6 四分段法二次多項式電路架構………26
圖 4-7 分段電流電路………26
圖 4-8 四分段法二次多項式電路正半部………27
圖 4-9 四分段法二次多項式電路負半部………28
圖 4-10 四分段法二次多項式電路與理想的輸出電流比較………33
圖 4-11 四分段法二次多項式電路與理想的相對誤差………33
圖 4-12 平移後四分段法二次多項式電路與理想的輸出電流比較………34
圖 4-13 平移後四分段法二次多項式電路與理想的相對誤差………34
圖 4-14 PSRR 模擬圖………35
圖 4-15 蒙地卡羅四段輸出電流圖………35
圖 4-16 蒙地卡羅輸出電流整合圖………36
第五章 圖 5-1 最佳趨近法二次多項式電路與二分段法二次多項式電路佈局圖………38
圖 5-2 最佳趨近法二次多項式電路與二分段法二次多項式電路晶片佈局圖………39
圖 5-3 最佳趨近法二次多項式電路架構設計圖………40
圖 5-4 最佳趨近法二次多項式電路 Layout 圖………41
圖 5-5 最佳趨近法二次多項式電路晶片模擬圖………42
圖 5-6 最佳趨近法二次多項式電路五種 corner 比較圖………43
圖 5-7 VDD = 2.25V 時電壓變動模擬圖………44
圖 5-8 VDD = 2.75V 時電壓變動模擬圖 ………44
圖 5-9 二分段法二次多項式電路架構設計圖………45
圖 5-10 二分段法二次多項式電路 Layout 圖………46
圖 5-11 二分段法二次多項式電路晶片模擬圖………47
圖 5-12 二分段法二次多項式電路五種 corner 比較圖………48
圖 5-13 VDD = 2.25V 時電壓變動模擬圖………49
圖 5-14 VDD = 2.75V 時電壓變動模擬圖………49
第一章 緒論
1.1 研究背景與動機
本論文所提出的電路設計是使用 CMOS 的製程技術，類比電路的應用設計，以二 次多項電路所設計的函數為基礎，設計出最佳趨近法二次多項式電路與四分段法二次 多項式電路。使用者能依照誤差與輸入電流範圍計算出二次多項式電路之 MOS 電晶體 的長寬比與相關數據，以提升函數的精準度。
本論文所採用的二次多項式電路，是利用 MOS 電晶體工作在飽和區時的電流特性 來實現各類函數，如指數函數和 sigmoid 函數等。雖然 MOS 電晶體操作在飽和區並 沒有這些函數的特性，但能利用飽和區電流平方特性完成電路設計。
為了實現這些函數，我們使用泰勒展開式來近似指數函數與 sigmoid 函數，雖然泰 勒展開是可以取到一次、二次或是更高次方，次方越高近似式相對越精準，然而電路 的實現也就越複雜且不易實現，又為了配合 MOS 電晶體飽和區的平方特性，因此泰 勒展開式只取至二次項。
二次多項式電路方面採用電流模式來設計。電流模式擁有速度快，較高頻寬等優點。
採用二次多項式電路來作為本論文的基礎電路，是因為二次多項式電路結構精簡，設 計容易，近年來也有許多應用系統使用此技術[1]-[5]。有利用自然對數和與指數函數 可以用來設計乘除法器[6][7]、幾何平均電路[8]、可變增益放大器(VGA) [9]等應用;
也有利用 sigmoid 函數能用來設計神經網絡[10]、熱傳導[11]等應用。在此我們設計 出最佳趨近法二次多項式電路並以指數函數為例來實現電路;另外也設計出四分段法 二次多項式電路來實現 sigmoid 函數。
1.2 論文結構
本論文主要分為六章：
第一章為緒論，說明設計最佳趨近法二次多項式電路與四分段法二次多項式電路的 動機與研究方法。
第二章介紹平方電路，並說明如何衍生設計出二次多項式電路。
第三章說明最佳趨近法二次多項式電路設計流程，並模擬出數據和圖形。本章節以 第二章所提的二次多項式電路為基礎，加上調整電路的電晶體，設計出最佳趨近法二 次多項式電路，最後利用 MATLAB 模擬輸出電流結果圖。
第四章說明四分段法二次多項式電路設計流程，並模擬出數據和圖形。本章節以第 二章所提的二次多項式電路為基礎，加上分段控制電路，設計出四分段法二次多項式 電路，最後利用 MATLAB 模擬輸出電流結果圖。
第五章說明最佳趨近法二次多項式電路與二分段法二次多項式電路晶片之設計，並 以 CIC 提供的 TSMC0.35
之製程技術加以實現
。
第六章為總結，和未來的展望。
第二章 二次多項式電路
2.1 平方電路公式推導
圖 2-1 為平方電路基本架構
Ix
M1
M2 I1
I2
圖 2-1 平方電路基本架構
假設圖 2-1 中 M1、M2 皆操作在飽和區且 K 值完全匹配，即 ，
，
[12]，當輸入電流 流向為向外流出時， 與 可分 別表示為：
(2-1) (2-2) 依據克希荷夫電流定律可知 ，將(2-1)與(2-2)式代入可得：
經過整理後， 可表示為：
-
=
=K( +2 +2
=K[ -
經過整理後， 可表示為：
將(2-3)代入(2-1)與(2-2)式， 與 可表示為：
設
代入(2-4)與(2-5)式，可得：
Ix
M1
M2 I1
I2
Iv
Iout
M3
圖 2-2 二次多項式電路基本架構
(2-7) (2-5) (2-3)
(2-4)
(2-6)
如圖 2-2，常數項用電流源 實現，若 M1 與 M3 的長寬比為 1:1，則:
若輸入電流 流向為向內流，則:
2.2 二次多項式公式推導
利用平方電路特性，可模擬各類函數，如指數函數、對數函數與 sigmoid 函數等。
方法是將這些函數做泰勒展開，取到二次項，再以平方電路模擬。以指數函數為例，
在展開點 做泰勒展開後取到二次項：
經過整理後：
為了在電流模式下用平方電路實現(2-9)式，我們先將(2-9)式乘上電流 轉成電流為 單位的式子：
比較(2-8)與(2-10)式，可得:
(2-8)
(2-10) (2-9)
(2-11) (2-12)
再將(2-11)式帶入(2-12)式，經過整理後 x 可表示為：
由此可知為了模擬指數函數，二次多項式電路的各個參數：
假設 、 、 與 ，便可得指數函數。
2.3 二次多項式電路設計
I1
M1
M2
M3 Iv
Iout 1:A
1:B
I
xI2
I3
I4 M4
圖 2-3 二次多項式電路雛型
圖 2-3 為本論文二次多項式電路雛型，其原理是使用圖 2-1 的平方電路搭配電流鏡電 流比值的關係，使用電流方式來達到 形式的二次多項式。
此二次多項式電路中 M1、M2 作用於產生 與 ，兩電流作為主要 mirror 用電流，
之後 M3 與 M4 利用不同的 A、B 映射電流倍數相減，目的在調整修正我們想要的
，利用 a 與 b 兩項係數，最後再搭配電流源 Iv 來修正常數項 c。
假設我們所有電晶體皆工作在飽和區且輸出電流為 ，首先
輸入 Ix 電流後從 M1、M2 得到 與 兩電流，其中我們假設 = 以及
代入(2-6)、(2-7)式，電流可分別表示為：
M3 與 M4 電晶體再利用 A、B 映射電流倍數，其電流可分別表示為：
(2-13) (2-14) 假設 ，可表示為：
(2-15) 將(2-15)計算整理後，可得到 A、B 映射倍數為：
二次多項式可依(2-16)、(2-17)式，藉由電流鏡倍數 A、B 針對平方項、一次項係數加 以設計獲得，搭配電流源調整常數 c 達成任一二次多項式。最佳趨近法二次多項式電 路與四分段法二次多項式電路中的二次多項式電路，皆運用此原理，找出長寬比值。
以下對於設計二次多項式電路所會遇到的三種情形加以說明：
第一種情形，假設電路輸出方程式 ，當 a=1，b=3，c=1 時，
利用(2-16)和(2-17)式可得 A=1.25，B=0.25，電路可表示成圖 2-4:
I1
M1
M2
M3 Iv
Iout 1:A
1:B
I
xI2
I3
I4
M4
圖 2-4 第一種二次多項式電路設計
(2-16) (2-17)
Ix
M1
M2 I1
I2
Iv
Iout
M3 I3
1 : 1
圖 2-5 第二種二次多項式電路設計
Ix
M1
M2 I1
I2
Iv
Iout
M3
M4 I3
I4
1 : 1
M5 M6
I5 I6
1:A
1:-B
圖 2-6 第三種二次多項式電路設計
第二種情形，假設電路輸出方程式 ，當 a=1，b=2，c=1 時，
利用(2-16)和(2-17)式可得 A=1，B=0。此時 B 為 0，代表實現此方程式不需要 M4，
電路可表示成圖 2-5。
第三種情形，假設電路輸出方程式 ，當 a=1，b=1，c=1 時，
利用(2-16)和(2-17)式可得 A=0.75，B=-0.25。此時 B 為-0.25，但是長寬比並沒有負值，
所以我們需要額外的電流鏡 M5 和 M6 將電流反向，電路可表示成圖 2-6。
由上述三種情形，我們可統整表示成：
當 B>0，也就是 >0 時，此時需要四顆 MOS 電晶體完成二次多項式電路的設計。
當 B=0，也就是 =0 時，此時需要三顆 MOS 電晶體完成二次多項式電路的設計。
當 B<0，也就是 <0 時，此時需要六顆 MOS 電晶體完成二次多項式電路的設計。
2.4 定電流電路架構設計
在本論文所提出的電路中，有許多地方需要定電流的部分，我們使用三顆 MOS 來設計出定電流的架構如圖 2-7 所式，圖 2-7(a)為當定電流為正電流時的設計架構，
圖 2-7(b)為當定電流為負電流時的設計架構。
M1
M2
M3
I
v1
M1
M2 M3
I
v2(a) (b) 圖 2-7 定電流電路設計
第三章 最佳趨近法二次多項式電路
3.1 前言
本章主要在介紹我們所提出的方法，利用最佳趨近法找到最佳近似的二階泰勒方 程式。而為了實現此式，設計出可實現參數的精準電路，即最佳趨近法二次多項式電 路。並說明從平方電路為基礎電路開始衍生到我們所提出的最佳趨近法 CMOS 二次多 項式電路的完整架構、模擬情況，藉由改變寬長比來克服一些不匹配的問題。
3.2 最佳趨近法
要設計出最佳近似的函數，我們需要明確說明誤差情況，可以利用相對誤差、絕對 誤差、線性誤差等誤差來說明。輸入電流範圍和誤差大小有關，當誤差情形越大，為 了精準度的考量會縮小輸入電流範圍。所以我們的目標是在誤差越小的情況下得到越 大的輸入電流範圍。
假設 f(x) ，g(x)為最佳泰勒近似式，兩者的誤差為 ，考慮到 電路的精準度和複雜度， 假設 ，最大誤差設為 ，得到的最大輸 入電流範圍從 q 到 p。可表示成：
subject (3-1) 我們可以從下圖 3-1 來實現(3-1)式
實行泰勒函數 f(x)，縮減後得到一個二階函數 //以下迴圈是為了找到最佳近似方程式；
；
for ； ； ) for ； ； )
for ； ； ) for ( ； ； )
{
；
error ( ) ； if ( ) for all x
then
save the maximum one of as ； }
if then
{
；
； ； ； }
//end of loops
；
圖 3-1 最佳近似方程式
在圖 3-1 中，我們假設一個二階泰勒函數 ，誤差表示方法為 error ( ) 。其中 表示為一種誤差方式，可以是相對誤差、
絕對誤差、dB 值….等誤差方式，再由其中一種誤差方式得到 與 g(x)之間的誤差。
當我們完成圖 3-1 中的運算，便可得到最佳近似方程式 。
其中 ， 和 分別是 ， ，和 迴圈的中間值，而 ， 和 分別是 ， ， 和 迴圈的補償值。舉例來說，假設 f(x) ，相對誤差小於 3%，可得到最佳近似 方程式 0.48 1.08x+1.01，輸入電流範圍-1 到 1，如圖 3-2。
圖 3-2 與 Taylor 和 g(x)的相對誤差 x
3.3 最佳趨近法二次多項式電路設計
3.3.1 電路架構
M1
M2
M3
M4
M5
M6
M7
M10 M12 M14
M9 M11
M13
Ix Im1
M8 Im2
Im3
Im4
Im5 Im6 Ix
Iout
Load
Im7
Iv
Im11
Im12
圖 3-3 最佳趨近法二次多項式電路
圖 3-3 為最佳趨近法二次多項式電路，以下分別解說圖 3-3 中各部分的功能：
1. M1、M2、M3 及 M4 的功能為複製一個電流值相同，方向相反的 。並連接到 M11 及 M12 產生 x 項。
2. M5、M6 及 M7 為第二章介紹的二次多項式電路。
3. M8、M9 及 M10 做為定電流使用，等同於第二章介紹的二次多項式電路中的定電 流 。
4. M11 及 M12 藉由調整長寬比修正 x 項的參數。
5. M13 及 M14 為本電路的負載部分。
3.3.2 數學原理
由圖 3-3 可知電流 透過 M1-M4 將 反向。M5 和 M6 的汲極電流 和 可表示 成：
在(3-2)和(3-3)式中 K 是跨導參數，可定義為 K = 。其中 是電容每單 位面積， 是寬長比。M5 和 M6 所對應的 K 值分別是 和 ，而對應的臨界電壓 分別是 以及 。
設 代入(3-2)與(3-3)式，可得：
和 為 的二階函數，又 Mb6 的 = ， 和 可表示為:
(3-6)
(3-7) 比較(3-5)與(3-7)式，可得：
設 而且 ，(3-4)式可表示為：
本論文所提出的電路是在電流模式下運作，假設要實現 0.48 1.08x+1.01，輸 出電流可表示為：
0.48 1.08x+1.01)
(3-2) (3-3)
(3-4) (3-5)
(3-8)
經過整理後， 可表示為：
2.76 6.61 或者是：
0.3593 0.8606 (3-9)式就是我們要實現的輸出方程式。
由圖 3-3中 ， 和 產生二次項的參數 ， 和 藉由 和 產生一次項的參數 0.3593 ，可表示成：
0.3593 因為
0.3593 0.3593 (3-10) 則產生常數項的參數 0.8606 ，如此便能完整呈現我們所需的輸出方程式。而且
，因此(3-9)式可表示成：
(3-9)
3.3.3 電路運作
電流方向為流入，為了產生反向的 輸入到主要的二次多項式電路(M5~M7)，透過 M3 及 M4 將 反向。假設 M1 及 M2 的 W 值為 4 和 2 ，M3 和 M4 的 W 值也應 為 4 和 2 。他們之間的關係可表示成：
=
圖 3-4 為當電流範圍-120 ~120 時， 與 之間 比較圖。由圖 可知越遠離 0 ，誤差也開始變大。為了修正誤差，我們對 M3 和 M4 的 W 值做調 整。最後得到 M3 和 M4 的 W 值為 4.213 及 2.093 時，誤差得以改善，尤其是兩 側的部分如圖 3-5。本電路所有電晶體 L 值皆為 0.8 。
再由經過調整後的 輸出到 M5-M7(二次多項式電路)。在 3%誤差範圍下，由圖 3-1 可知道輸出方程式 0.48 1.08x+1.01。當 ， ， 假設為 41.1 ， 時，M5 和 M6 的 W 值設為 3.5 和 1.3 ，再由 M7 調整 W 值 得到所需的參數。A 值為 M5 和 M7 的 W 比值，由圖 3-6 可知當 A=0.954，以 3%
相對誤差來看，能得到最大範圍的輸出電流。
舉例來說，若 A=0.954，M5 和 M7 的 W 值約可設為 3.5 與 3.34 。在製作晶片 上，我們可以設為 3.5 與3.3 ，這麼一來 A 值變為 0.942，而輸出電流範圍也隨 之變小。
圖 3-4 與 之間的差值
圖 3-5 調整後 與 之間的差值
圖 3-6 不同 A 值對相對誤差的影響
x 項的參數為 1.18，由 M11 和 M12 調整長寬比相減後得到，如(3-10)式。常數項的 參數為 1.01，換算成電流乘上 得到 41.511 ，由 M8-M10 來實現成 作為輸出電流 的補償。如此實現了方程式：
0.48 1.08x+1.01
3.4 模擬結果
我們使用 TSMC 所提供的 0.35 製程參數再配合 HSPICE 軟體來模擬最佳趨近法 CMOS 二次多項式電路並用 MATLAB 呈現其結果。電路上使用 2.5V 的電壓值。
圖 3-7 為最佳趨近法 CMOS 二次多項式電路所模擬的指數函數，圖 3-8 為 Taylor 所模擬的指數函數，圖 3-9 與圖 3-10 分別為圖 3-7 與圖 3-8 的相對誤差。圖 3-11 為 線性圖。
以相對誤差 3%為準，Taylor 的準確範圍 20 26 ，而所提出的最佳趨近 法二次多項式電路的準確範圍可達 48 22 。
圖 3-7 理想 與最佳趨近法二次多項式電路輸出電流比較
圖 3-8 理想 與 Taylor 輸出電流比較
圖 3-9 理想 與最佳趨近法二次多項式電路輸出電流相對誤差
圖 3-10 理想 與Taylor 輸出電流相對誤差
圖 3-11 理想 與最佳趨近法二次多項式電路線性比較
3.5 結論
表 3-1 為提出的電路與其他文獻比較表，本論文的優點在於輸入範圍和線性度。
輸出相對誤差 3%以內，輸入範圍達-48 至 21 ，其線性度在 0.3dB 以內達 14.1dB。
表 3-1 最佳趨近法二次多項式電路文獻比較表
第四章 四分段法二次多項式電路設計與模擬
4.1 前言
本章主要在介紹我們所提出的方法，將泰勒近似的 sigmoid 函數由四分段法二次 多項式電路來實現。其中 sigmoid 函數的基本式為 S(u) =
，
其展現的圖形像 S 一樣，也因此稱為 sigmoid 函數。面對這樣的曲線圖，為了精準度，我們無法使用一 個電路來完成，必須要使用多個電路。本論文使用四組二次多項式電路，為了取這四 組二次多項式電路各別最精準的部分並整合起來實現 sigmoid 函數，加上了三組分段 控制電路控制分段的情形。本章主要介紹我們所提出的四分段法二次多項式電路的完 整架構、模擬情況。4.2 分段控制電路
四分段法二次多項式電路中，我們以簡易的四個二次電路，來近似 sigmoid 函數。
電路主要為分段控制電路與二次多項式電路。首先，先介紹分段控制電路。
分段控制電路中，我們使用電流鏡 M1-M3 作為基礎架構，搭配反相器電路 M4-M5 如圖 4-1：
V
q 2V
q1I
aM2
M3
M4
M5 M1
圖 4-1 分段控制電路雛形
再加上由 M6-M8 產生的定電流 作為分段控制點，可以決定分段控制電路在何時作 分段。當 為正，電壓為 2.5V 時表示如圖 4-2：
Vq 2
Vq1
I
aM1
M2
M3
M4
M5 I
cM6
M7
M8
圖 4-2 分段控制電路設計 我們可獲得:
當 時， ，而 。所以此時 電壓為 2.5V， 電壓為 0V 當 時， ，而 。所以此時 電壓為 2.5V， 電壓為 0V
V
q1及V 為互補輸出，因此，我們可以將此電流模式比較器做為控制分段電路。 q 2 使用一組分段控制電路和兩組二次多項式電路可實現二分段法二次多項式電路，如 圖 4-3：Ia M4
M5 M2
M3 M1
M9
M10
M16
M17 M11
M12
M23
M24 M18
M8 M6
M7
M13 M14
M15
M19
M21 M20
M22
Ib Ic
M25
Iout
Ic Vq1 Vq2
圖 4-3 二分段法二次多項式電路
圖 4-3中，可將電路分成四個部分：
1. M1 至 M5 為分段控制電路。
2. M9 至 M12 為第一組二次多項式電路，M16 至 M19 為第二組二次多項式電路。
3. M6 至 M8、M13 至 M15 和 M20 至 M22 為定電流電路。
4. M23 和 M24 由分段控制電路控制二次多項式電路的分段情形。M25 為負載部分。
由於 及 為互補輸出，將 與 接到 M23 和 M24，並設定好分段控制點，
作為控制二組二次多項式電路的開關，便能達到分兩段的效果。本論文四分段法二次 多項式電路中，便是利用三組分段控制電路與四組二次多項式電路將輸出電流分成四 段，如圖 4-4：
圖 4-4 輸出電流分段情形
從左到右的三組分段控制電路的分段點分別為 x=-1、0 和 1。
假設當分段點 為負電流時，則分段控制電路設計成圖 4-5：
V
q 4V
q3Ia
M1
M2
M3
M4
M5 I
cM6
M7
M8
圖 4-5 負電流之分段控制電路設計
4.3 四分段法二次多項式電路設計
4.3.1 電路架構
Ia Mc7
Mc8 Mc5
Mc6 Mc4
Mp1
Mn1
Mp5
Mn5 Mp2
Mn2
Mo1
Mo2 Mp6
Id Mc19
Mc20 Mc18
Mc18 Mc17
Mo4 Mp9
Mn9
Mp10 Mp13
Mn13 Mp14
Mn14 Mc3
Mc1
Mc2
Mc14
Mc15 Mc16
Mp3 Mp4
Mn4
Mn6
Mp8 Mp7
Mn8
Mn10
Mp12
Mn12 Mp11
Mo3
Mp16 Mp15
Mn16
Ig Mc12
Mc13 Mc10
Mc11 Mc9
Mo5
Mo6
Ib Ic
Ie If
Iout
圖 4-6 四分段法二次多項式電路架構
圖 4-6 為電流模式下由二次多項式表示 sigmoid 函數之四分段法二次多項式電路，
我們依輸入電流 的正負，將圖分成兩部分說明。設 為負電流， 為正電流時，稱 為正半部(圖 4-8)， 為正電流， 為負電流時，稱為負半部(圖 4-9)。
其中 到 是 經過電流鏡得到的，假設 ，表 示如圖 4-7：
M1
M2
M3
M4
M5
M6
M7
M8
M9
M10
M11
M12
M13
M14
M15
M16
Ia Ib Ic Id Ie If Ig
Iin
圖 4-7 分段電流電路
Ia Mc7
Mc8 Mc5
Mc6 Mc4
Mp1
Mn1
Mp5
Mn5 Mp2
Mn2
Mo1
Mo2 Mp6
Mc3 Mc1
Mc2
Mp3 Mp4
Mn4
Mn6
Mp8 Mp7
Mn8
Ig Mc12
Mc13 Mc10
Mc11 Mc9
Mo5
Ib Ic
Iout
圖 4-8 四分段法二次多項式電路正半部
圖 4-7 的原理與最佳趨近法二次多項式電路中將 反向的原理一樣，只是因電路需求，
現在需要七組這樣的設計。
以下分別解說正半部(圖 4-8)中各部分的功能：
1. Mp1、Mn1、Mp2、Mn2、Mp3、Mp4 及 Mn4 為一組二次多項式電路，Mp5、Mn5、
Mp6、Mn6、Mp7、Mp8 及 Mn8 為另一組二次多項式電路。
2. Mc4、Mc5、Mc6、Mc7 及 Mc8 為分段控制電路，Mc9、Mc10、Mc11、Mc12 及 Mc13 為另一組分段控制電路。
3. Mc1、Mc2 及 Mc3 視為定電流源，作為分段控制電路分段點的控制。
4. Mo1、 Mo2 及 Mo5 藉由分段控制電路控制二次多項式電路的分段情形。
Id Mc20
Mc21 Mc18
Mc19 Mc17
Mo4 Mp9
Mn9
Mp10 Mp13
Mn13 Mp14
Mn14
Mc14
Mc15 Mc16
Mn10
Mp12
Mn12 Mp11
Mo3
Mp16 Mp15
Mn16
Ig Mc12
Mc13 Mc10
Mc11 Mc9
Mo6
Ie If
Iout
圖 4-9 四分段法二次多項式電路負半部
以下分別解說負半部(圖 4-9)中各部分的功能：
1. Mp9、Mn9、Mp10、Mn10、Mp11、Mp12 及 Mn12 為一組二次多項式電路，Mp13、
Mn13、Mp14、Mn14、Mp15、Mp16 及 Mn16 為另一組二次多項式電路。
2. Mc17、Mc18、Mc19、Mc20 及 Mc21 為分段控制電路，Mc9、Mc10、Mc11、Mc12 及 Mc13 為另一組分段控制電路。
3. Mc14、Mc15 及 Mc16 視為定電流源，作為分段控制電路分段點的控制。
4. Mo3、Mo4 及 Mo6 藉由分段控制電路控制二次多項式電路的分段情形。
4.3.2 電路原理
本電路是用二次多項式來實現 sigmoid 函數，利用泰勒近似法方式。假設取到二 次項，泰勒可表示成：
假設 sigmoid 函數 S(x) = f(u) =
，
u 為展開點，則 與 可得：
再將 、 與 帶入(4-1)式，可得：
經過整理後，可表示成：
假設 ，則 a、b 和 c 分別表示成：
如此二次多項式實現 sigmoid 函數的參數便能得到，再由第二章所介紹的二次多項式 電路設計，藉由電流鏡倍數 A、B 針對平方項、一次項係數加以設計獲得，搭配電流 源調整常數 c 達成任一二次多項式 。
(4-1)
(4-2)
(4-3)
(4-4)
(4-5)
4.3.3 電路運作
4.3.3.1 正半部電路運作
為了實現 sigmoid 函數，我們用四組二次多項式電路分成四段輸出電流加上三組分 段電路控制的方式來實現。正、半部電路皆有二組二次多項式電路。首先我們先來說 明正半部電路運作情形。
電流方向為流入，從 開始增加，正半部的部分將輸出電流分成兩段由兩組二 次多項式電路實現。Mc1、Mc2 和 Mc3 實現定電流的部分使得分段控制電路的分段 點設為 120 ，用反向器特性 與 分別連接到兩組二次多項式電路的輸出 MOS 電晶體 Mo1 與 Mo2。
當 ， ， ，Mo1 為導通狀態，Mo2 沒有電壓處於截止狀 態，因此只有二次多項式電路 Mp1、Mn1、Mp2 與 Mn2 開始運作，再由 Mp3、Mp4 與 Mn4 產生定電流修正二次多項式電路。
當 ， ， ，Mo2 為導通狀態，Mo1 沒有電壓處於截止狀 態，因此只有二次多項式電路 Mp5、Mn5、Mp6 和 Mn6 開始運作，再由 Mp7、Mp8 和 Mn8 產生定電流修正二次多項式電路。
4.3.3.2 負半部電路運作
電流方向為流入，從 開始減少，負半部的部分將輸出電流分成兩段由兩組二 次多項式電路實現。Mc14、Mc15 和 Mc16 實現定電流的部分使得分段控制電路的分 段點設為 ，用反向器特性 與 分別連接到兩組二次多項式電路的輸出 MOS 電晶體 Mo3 與 Mo4。
當 ， ， ，Mo3 為導通狀態，Mo4 沒有電壓處於截止狀 態，因此只有二次多項式電路 Mp9、Mn9、Mp10 與 Mn10 開始運作，再由 Mp11、
Mp12 和 Mn12 產生定電流修正二次多項式電路。
當 ， ， ，Mo4 為導通狀態，Mo3 沒有電壓處於截止狀 態，因此只有二次多項式電路 Mp13、Mn13、Mp14 與 Mn14 開始運作，再由 Mp15、
Mp16 和 Mn16 產生定電流修正二次多項式電路。
由整體電路圖 4-7 來看，正半部電路與負半部電路電路間還需要一組分段控制電路 作區分，分段點設為 0 。正、負半部電路分別由分段控制電路中的正反器連接到 Mo5 和 Mo6 的閘極，以同樣的原理將輸出電流以 0 為分界分為正半部電路與負半 部電路。
如此正半部電路的二組二次多項式電路與一組分段控制電路，負半部電路的二組二 次多項式電路與一組分段控制電路以及以 0 為分段點的分段控制電路，即為四分段 法二次多項式電路。
4.4 模擬結果
我們使用 TSMC 所提供的 0.35 製程參數再配合 HSPICE 軟體來模擬四分段法二 次多項式電路並用 MATLAB 呈現其結果。電路上提供電壓在 2.5V，完成模擬。設計 上 -360 360 ，
， 30 ，正半部電路的二組二次多項式 電路展開點分別在 u= 0.7 和 u= 2.3，而負半部電路的二組二次多項式電路展開點分別 在 u= -0.7 和 u= -2.3，假設 ，由 4.3.2 得知 a、b 和 c 可表示成：
將 u= 0.7、2.3、-0.7、-2.3 分別帶入 a、b 和 c 中，便得到四組二次多項式電路的二 次方程式，再由第二章中介紹的二次多項式電路設計的方法求得 A、B 值，得到二次 多項式電路的長寬比值。
四組二次多項式電路分別在 u=0.7、2.3、-0.7、-2.3 展開，三組分段點分別在 x = -1、
0、1 分段，所以四組二次多項式電路每一段範圍 x 與 MOS 電晶體分別是：
1. 二次多項式電路 Mp13、Mn13、Mp14、Mn14、Mp15、Mp16 和 Mn16，x = -2.947~-1。
2. 二次多項式電路 Mp9、Mn9、Mp10、Mn10、Mp11、Mp12 和 Mn12，x = -1~0。
3. 二次多項式電路 Mp5、Mn5、Mp6、Mn6、Mp7、Mp8 和 Mn8，x = 0~1。
4. 二次多項式電路 Mp1、Mn1、Mp2、Mn2、Mp3、Mp4 和 Mn4，x = 1~2.729
圖 4-10 為四分段法二次多項式電路與理想的輸出電流比較圖，圖 4-11 為四分段法二 次多項式電路與理想的相對誤差圖。在 3%相對誤差的條件下，x 的範圍可高達 -2.947~2.729。
圖 4-10 四分段法二次多項式電路與理想的輸出電流比較
圖 4-11 四分段法二次多項式電路與理想的相對誤差
x
x
我們嘗試將輸出電流 與理想輸出電流向上平移，範圍變成約 0 30 ，些微 調整寬長值，與理想輸出電流比較後，在同樣相對誤差 3%的條件下，輸入範圍 x 可 高達-2.313 3.965。圖 4-12 與圖 4-13 為圖 4-10 與圖 4-11 平移之後的模擬情況。
圖 4-12 平移後四分段法二次多項式電路與理想的輸出電流比較
圖 4-13 平移後四分段法二次多項式電路與理想的相對誤差
圖 4-14 PSRR 模擬圖
圖 4-14 為 PSRR(power supply rejection ratio)
圖，
也就是電源供應抑制比率，描述输出 信號受到電源影響的量，PSRR 越大，輸出信號受到電源的影響越小。PSRR 定義為:
電路在製程過程中的變動量會影響整體的輸出值，藉由蒙地卡羅多次亂數模擬數值，
觀察對於電路所造成的影響。圖 4-15 為四分段法二次多項式電路中四組二次多項式 電路各別的蒙地卡羅輸出電流圖。每一段輸出電流與另一段輸出電流交會的地方即是 分段點，從左到右的三組分段控制電路的分段點分別為-120 、0 和 120 。表 4-1 為蒙地卡羅模擬中所使用的製程參數。圖 4-16 為圖 4-15 的模擬整合圖。
圖 4-15 蒙地卡羅四段輸出電流圖
表 4-1 製程參數
圖 4-16 蒙地卡羅輸出電流整合圖
在蒙地卡羅模擬 30 次的結果中，由圖 4-16 可知，大部分的輸出電流誤差皆小於 1.8 A，少部分輸出電流誤差在 2.8 A 左右。
4.5 結論
表 4-2 為提出的電路與其他文獻比較表，本論文的優點在於輸入範圍和誤差。
在相對誤差 3%條件下，輸入範圍可達-2.2 到 3.9。
表 4-2 四分段法二次多項式電路文獻比較表 Technology Type
0.35 NMOS 7.5 0.7087
0.35 PMOS 7.7 0.7335
第五章 電路晶片設計
本章節將介紹最佳趨近法二次多項式電路與二分段法二次多項式電路的晶片製 作，第三章與第四章分別說明了最佳趨近法二次多項式電路與四分段法二次多項式電 路的組合架構以及設定模擬等相關內容。
在此晶片製作中，選擇二分段法二次多項式電路而無使用四分段法二次多項式電 路，因為此兩電路主要架構一樣，兩個二分段法二次多項式電路加上額外一組分段控 制電路即是四分段法二次多項式電路，所以選擇二分段法二次多項式電路來製作晶 片。
我們希望能了解實際做成晶片後，對電路產生的影響。因此使用 CIC 所提供的 資源，實現電路的晶片，並由 pre-simulation 與 post-simulation 來驗證並觀察電路運作 情形。
5.1 設計考量
我們所設計的晶片，設計以國家晶片設計中心(CIC)的 TSMC0.35 製程，並使 用到台積電(TSMC)所提供的 I/O PAD，完成電路佈局。晶片中含最佳趨近法二次多 項式電路與二分段法二次多項式電路。使用 8 支 PIN 角，有四個輸入、兩個輸出以 及 VDD 和 GND，設計條件為輸入電流範圍-90 ~350 。
考量到輸出電流小，量測不易，因此加上電路負載設計到電路上，並使用電壓方式 去量測結果。所使用的設備為電源供應器與數位式示波器，由電源供應器提供輸入電 壓，數位式示波器量測輸出值。由於輸出電流與輸出電壓成正比，可由 HSPICE 模擬 結果所得之輸出電流推算輸出端電壓，與晶片的輸出端電壓比較之後即可判斷正確與 否。
5.2 電路佈局
左半部 右半部
圖 5-1 最佳趨近法二次多項式電路與二分段法二次多項式電路佈局圖
圖 5-1 為最佳趨近法二次多項式電路與二分段法二次多項式電路佈局圖。此佈局是將 最佳趨近法二次多項式電路與二分段法二次多項式電路畫在同一晶片上。以中間直線 為分界，左半部為最佳趨近法二次多項式電路，右半部為二分段法二次多項式電路，
正好將面積圍成正方形。下面會個別的來介紹。
而在 PAD 使用上，最佳趨近法二次多項式電路有一個輸入和一個輸出；二分段法 二次多項式電路有三個輸入和一個輸出，加上彼此共用的 VDD 和 GND，總共需要八 個 PIN 角。在 PAD 排列方式上，為計算面積最小又符合 Design Rule 的正方形排列為 主。圖 5-2 為最佳趨近法二次多項式電路與二分段法二次多項式電路晶片佈局圖
圖 5-2 最佳趨近法二次多項式電路與二分段法二次多項式電路晶片佈局圖
5.3 最佳趨近法二次多項式電路晶片設計與模擬
M1
M2
M3
M4
M5
M6
M7
M10 M12 M14
M9 M11
M13
Ix Im1
M8 Im2
Im3
Im4
Im5 Im6 Ix
Iout
Load
Im7
Iv
Im11
Im12
圖 5-3 最佳趨近法二次多項式電路架構設計圖
我們依照表 5-1 的電路參數值，使用 IC 電路繪圖軟體 Laker 繪製出圖 5-4 的電路架 構 Layout 圖。
電晶體參數值(L=0.8 )
MOS W( ) MOS W( )
M1 4 M8 0.78
M2 2 M9 3.51
M3 4.21 M10 1.29 M4 2.09 M11 1.37
M5 3.5 M12 0.7
M6 1.3 M13 7
M7 3.34 M14 2 表 5-1 電路參數值
圖 5-4 最佳趨近法二次多項式電路 Layout 圖
我們繪製好 Layout 圖後，經過 DRC 與 LVS 的驗證排除其佈局上的錯誤，再做 PEX 的步驟，讓其電路上含有寄生 RC 並去做模擬(Post-simulation)。下圖為 Pre-simulation 與 Post-simulation 的模擬比較圖。
圖 5-5 最佳趨近法二次多項式電路晶片模擬圖
圖 5-6 二分段法二次多項式電路五種 corner 比較圖 對五種情況(TT、FF、FS、SF、SS)的模擬比較如圖 5-6。
由上到下分別為在 TT、FF、FS、SF、SS 狀況下的模擬結果。
接下來是對於電壓變動 10%中，我們對二分段法二次多項式電路晶片的輸出狀 況做模擬，因為我們的電壓訂定為 2.5V，所以我們在此會以 VDD = 2.25V 與 2.75V 的狀況下來做分析模擬。
圖 5-7 VDD = 2.25V 時電壓變動模擬圖
圖 5-8 VDD = 2.75V 時電壓變動模擬圖
5.4 二分段法二次多項式電路晶片設計與模擬
M7 M8 M5
M4 M6
M9
M10
M18
M19
M26 M11
M12
M13 M14
M24
M25 M20
M1
M2
M16
M17
M21 M22
M23 M3
M15
Iout
Ix
Iy Iz
圖 5-9 二分段法二次多項式電路架構設計圖
我們依照表 5-2 的電路參數值，使用 IC 電路繪圖軟體 Laker 繪製出圖 5-10 的電路 架構 Layout 圖。
電晶體參數值(L=0.8 )
MOS W( ) MOS W( ) MOS W( ) MOS W( ) M1 1.6 M8 3 M15 2.55 M22 4.1
M2 1.2 M9 6.6 M16 1 M23 1.2
M3 6 M10 1.64 M17 0.5 M24 5 M4 4 M11 4 M18 6.14 M25 5
M5 1 M12 1.3 M19 1.7 M26 5
M6 8 M13 1.3 M20 1.7
M7 4.5 M14 1.3 M21 0.9 表 5-2 二分段法二次多項式電路參數值
圖 5-10 二分段法二次多項式電路 Layout 圖
我們繪製好 Layout 圖後，經過 DRC 與 LVS 的驗證排除其佈局上的錯誤，再做 PEX 的步驟，讓其電路上含有寄生 RC 並去做模擬(Post-simulation)。下圖為 Pre-simulation 與 Post-simulation 的模擬比較圖。
圖 5-11 二分段法二次多項式電路晶片模擬圖
圖 5-12 二分段法二次多項式電路五種 corner 比較圖 對五種情況(TT、FF、FS、SF、SS)的模擬比較如圖 5-12。
由上到下分別為在 TT、FF、FS、SF、SS 狀況下的模擬結果。
接下來是對於電壓變動 10%中，我們對二分段法二次多項式電路晶片的輸出狀 況做模擬，因為我們的電壓訂定為 2.5V，所以我們在此會以 VDD = 2.25V 與 2.75V 的狀況下來做分析模擬。
圖 5-13 VDD = 2.25V 時電壓變動模擬圖
圖 5-14 VDD = 2.75V 時電壓變動模擬圖
第六章 總結與未來研究
在第二章中，我們提到二次多項式電路，應用在第三章、第四章的最佳趨近法二次 多項式電路、四分段法二次多項式電路。電路設計上分別用一組、四組二次多項式電 路，以最佳趨近法和泰勒展開來近似指數函數和 sigmoid 函數。模擬實驗上都有不錯 的效果。最佳趨近法二次多項式電路上，有較大的輸入電流-48 22 ，相對誤差 可以在 3%以下，線性度在 0.3dB 以內可達 14.1dB。四分段法二次多項式電路上，
輸入電流-276 468 ，相對誤差可以在 3%以下，PSRR 可達 34.3。
未來研究也可以應用二次多項式電路針對不同的方程式來設計不同電流模式的類 比電路，在近似法上也可以應用最小平方近似法、柴比雪夫近似法、內插法等等，對 於以後電路設計上可更為精簡，在實體化面積也可做到更小，應用的層面也可以更為 寬廣。
參考文獻
[1] K. J. Lin, “Two-Quadrant CMOS Plug-in Divider,” E CE Trans. Funda entals., Vol.E91-A, No. 9, pp. 2682-2684, Sep. 2008.
[2] K. J. Lin, “CMOS Current-Mode Companding Divider,” E CE Trans. Electron., Vol.E92-C, No. 3, pp. 380-382, Mar. 2009.
[3] K. J. Lin, “Two-Quadrant Compact CMOS Current Divider,” E CE Trans.
Fundamentals., Vol.E92-A, No. 7, pp. 1713-1715, Jul. 2009.
[4] K. J. Lin and C.C.Jen, “CMOS Nth-Switchable-Root Circuit,” E CE Trans. Electron., Vol.E93-C, No. 1, Jan.2010
[5] K. J. Lin and C.C.Jen, “CMOS Current-Mode Geometric-Mean Circuit with N input,”
IEEE International Symposium on signal, Circuit & Systems, Iasi, Romania, pp. 1-4, Jul. 9-10,2009.
[6] A.Vindran, E.Vidal , and M. Ismail, “Compact Low Voltage Four Quadrant COMS
Current Multiplier,” Electronics Letters IET Journals, Vol.37, No.24,pp. 1428-1429,Nov.2001.
[7] M.Lopez and A. Carlosena, “Current-Mode Multiplier/Divider Circuit Based on the
MOS Translinear Principle,” Analog Integrated Circuits and signal Processing, Vol.29,pp.256-278,2004.
[8] K. J. Lin and C.C.Jen, “CMOS current-mode geometric-mean circuit with n input,”
IEEE CONFERENCES , pp.1-4,2009.
[9] D.Q.Hoang , T.K.Nguyen, and L.S.Gug, “CMOS Exponential Current to Voltage
Circuit Based on Newly Proposed Approximation Method, ” ISCAS-IEEE 2004,Vol.2,pp.865-8,2004.
[10] Q. S.Ru, Y.Yang, Z.Q.Ning, and T.Song, Shanghai, China, “The Application of Nerve Net Algorithm to Reduce Vehicle Weigh in Motion System Error,” IEEE Conference
Publications, Vol.2, pp.511-514,2010.
[11] J.Garg , M.Arik ,and E.Tkaczyk , “Methodology for computation and measurement of thermal conductivity for thin film composite substrates,” IEEE Conference
Publications,Vol.1,pp.102-107,2004.
[12] K.Bult and H.Wallinga, “A class of analog CMOS circuits based on the square-law characteristic of an MOS transistor in saturation,” IEEE Journal ,Vol.22,pp.357-365,Jun 1987.
[13] W.Liu , S.I.Liu , and S. K.Wei, “Cmos differential-mode exponentialvoltage-to -current converter ,” Analog Integrated Circuitsand Signal Processing 45 (2005), 163–168.
[14] M.Kumngern , J Chanwutitum and K.Dejhan, “Simple cmos current-mode
exponential function generator circuit,” Proceedings of ECTI-CON, Krabi, 709–712, 2008.
[15] V.Kalenteridis , S.Vlassis , and S.Siskos, “A cmos linear-in-db vga based on
exponential current generator,” 6th International Conference on Design & Technology of Integrated Systems in Nanoscale Era, Athens,2011.
[16] K. Golnar, M. Mitra , and A. Majid, “Analog Implementation of a Novel
Resistive-Type Sigmoidal Neuron,” IEEE Transactions on very large scale integration (VLSI) systems, Vol.20, NO. 4 , April.2012.
[17] M.Taher, A.Shwehneh, “A Reconfigurable Satlin/Sigmoid/Gaussian/Triangular Basis Functions Computation Circuit,” IEEE Conference publication , pp.1172-1175,2006.
[18]
