第一章 緒論 第一節 研究背景

第一章 緒論 第一節 研究背景

近年來隨著科技日新月異，IC 製程技術不斷的進步，從早期的 PLD(Programmable Logic Device) 一 直 發 展 到 CPLD(Complex Programmable Logic Device)與 FPGA(Field Programmable Gate Array)，由 於 FPGA 晶片內含的邏輯閘數(Gate Count)已經由數萬個提升到數百萬 個邏輯閘，一個擁有百萬以上邏輯閘的 FPGA 晶片，除了可容納一個完 整的微處理機架構外甚至可嵌入一些硬體加速處理器（accelerators），再 加上 FPGA 有可重複規劃（Programmable）的彈性特色，適合作少量多 樣之產品設計。

在微處理機設計方面，早期傳統的八位元與十六位元的微處理器，

至今因半導體製程精進，三十二位元以上的微處理器架構已成主流。目 前許多廠商與學校單位最常使用的三十二位元以上的微處理機器架構 為 ARM、MIPS 兩大系統，在晶片系統、嵌入式系統領域中，台灣生產 之 PDA 、 部 分 手 機 、 Smart Phone 等 ， 較 多 採 用 ARM 來 做 為 Microcontroller。

第二節 研究動機

為迎接 SoC 時代的來臨，因應科技環境的瞬息萬變，以及產業界對 於 SoC、嵌入式系統相關專業研發人才需求的增加，經建會於 2006 年 1 月 12 日公佈「我國未來 10 年科技人力供需趨勢」報告中，從民國 94

計處一份統計資料「94 年事業人力雇用狀況調查結果綜合分析」中，專 業科學與技術服務業，94 年六月空缺人數較 93 年六月增加，並有逐年 增加的現象，所以教育單位應隨著市場的需求與產業界的改變，應培育 出與產業界落差不大且可用之人才，教育單位在計算機相關課程方面也 應有適當的調整，目前大專院校電機電子相關系所課程方面，由於大學 教學自主，相關計算機系統設計課程種類繁多，課程內容也因系所特色 與授課教師專長而有所不同，數位邏輯設計、微處理機、計算機組織與 結構為大專院校電機電子相關系所的重點課程，也因為相關實驗課程安 排不易，本研究以自行設計制作的 FPGA 實驗平台，與目前產業界相當 熱門 ARM 微處理器為例，配合硬體描述語言 VDHL 循序漸進的設計 ARM 微處理器與 I/O 控制介面之硬體平台製作，希望能將此複雜且繁瑣 的微處理器電路設計與計算機相關的實作課程作結合，使得教育單位在 培育 SoC、計算機系統設計相關研發人才能有所幫助與進步。

表 1-1 各行業廠商空缺概況

資料來源：行政院主計處 九十四年台灣地區事業人力僱用狀況調查結果綜合分析

第三節 研究目的

本研究的目的是利用 Xilinx ISE 設計軟體與模擬工具 Model Sim、

配合 80 萬邏輯閘數的 Xilinx Vertex 系列晶片、周邊 I/O 控制介面來建構 一個 ARM 微處理器 FPGA 平台，由於 FPGA 有可重複規劃性，可方便 設計者模擬與電路錯誤作即時修改的功能，對於 Soc、嵌入式、計算機 系統的開發過程、時間、速度有明顯的幫助，也因為 FPGA 晶片擁有百 萬的邏輯閘數可供設計者方便規劃系統大小，本研究提供的微處理器系 統設計方法由簡入繁、循序漸進，逐步完成，利用實作經驗來補充一般 計算機相關課程著重於系統概念與現成系統架構、設計介紹的不足，綜 合上述，以 FPGA 為主的微處理器設計平台，期能將計算機相關課程之 原理與實務作結合，也提供教育單位培養 SoC、計算機系統設計相關人 才時，整個教學與實作做完整規劃與實現有所助益。

第四節 研究方法

本研究的重心是在介紹 ARM 微處理器的設計方法與過程，主要是 參考 ARM 指令集設定的格式去作設計，首先先從 Data Processing 指令 開始設計將大致的電路結構完成，再將 Branch、Load/Store….Floating 指令等一一加入，由簡入繁，逐步完成。

本研究的 ARM CPU 是以 VHDL 硬體描述語言作設計，採用 Top Down Modeling 設計，把整個 ARM CPU 電路由上而下分割為多個功能 不同的模組，設計者再將這些功能不同的模組設計完成、模擬功能測試 正確無誤後，再將每個模組由小到大組合成 ARM CPU，完成 ARM CPU

第五節 研究限制

基於時間與人力的考量，本論文設計之 ARM CPU 未採用 Pipeline 設 計 ， 本 論 文 ARM 指 令 是 參 考 Steve Furber 所 撰 寫 之 “ ARM System-on-chip Architecture＂[7] 來作 ARM 指令的設計，ARM 指令可 分為六大類：

(1)資料處理指令(Data processing instructions) (2)載入/儲存(Load/Store instructions)

(3)分支指令(Branch instructions)

(4)交換指令(Swap memory and register instructions) (5)例外指令（Exception Instructions）

(6)協同處理指令（Coprocessor Instruction）

本論文選用 ARM 指令集中的四種指令與浮點指令作設計：

(1)資料處理指令(Data processing instructions) (2)載入/儲存(Load/Store instructions)

(3)分支指令(Branch instructions)

(4)交換指令(Swap memory and register instructions) (5)浮點指令(Floating point instructions)

未選用的指令為例外指令（Exception Instructions），協同處理指令

（Coprocessor Instruction），其中協同處理指令並未完全實作完成，只實 作一浮點運算器，且並未設計協同處理器暫存器，故浮點指令格式中所 使用的暫存器為一般用途暫存器，並非協同處理器之暫存器。此二類指 令期待後續的研究能加入完成設計。

第六節 研究步驟

本研究的步驟可分為前期、中期與後期三階段研究，如圖所示。前 期研究主要工作為擬定研究方針與文獻搜尋探討，中期進行實作設計與 修正；後期進行硬體測試並寫成教學實作教材，最後完成研究結論與建 議、撰寫研究報告。

圖 1-1. 研究步驟流程圖 擬定研究計劃

文獻探討

相關理論分析

研究架構設計 前期研究

A

中期研究

A ARM CPU VHDL程式設 計與功能模擬 符合需求?

I/O介面控制 程式設計與功

能模擬 程式修正

符合需求?

程式修正

FPGA 實驗板製作 FPGA實驗板 模組功能測試

B NO

YES

YES NO

B 下載至FPGA

實驗板 進行測試 撰寫教學與

實作教材 完成研究結論

與建議

撰寫研究報告 後期研究