軟體無線電系統晶片---子計畫二：軟體無線電基頻電路與頻率合成器

行政院國家科學委員會補助專題研究計畫 □ 成 果 報 告

■期中進度報告 軟體無線電基頻電路與頻率合成器

計畫類別：■ 個別型計畫 □ 整合型計畫

計畫編號：NSC 98 － 2221 － E － 011 － 106 － 執行期間： 98 年 8 月 1 日至 100 年 7 月 31 日

計畫主持人：陳筱青 共同主持人：

計畫參與人員： 張書維，黃麟翔，涂柏榕，金彥呈

成果報告類型(依經費核定清單規定繳交)：■精簡報告 □完整報告

本成果報告包括以下應繳交之附件：

□赴國外出差或研習心得報告一份

□赴大陸地區出差或研習心得報告一份

□出席國際學術會議心得報告

□國際合作研究計畫國外研究報告書一份

執行單位：台灣科技大學電機系(所)

中 華 民 國 99 年 5 月 28 日

摘要

本計畫是整合型計畫「軟體無線電系統晶 片」中的子計畫二「軟體無線電基頻電路與 頻率合成器」 ，主要負責接收機的基頻電路，

還有控制頻道選擇的頻率合成器電路的研 製。

我們所採用的基頻電路架構是取樣式電 路，因為在信號送入類比數位轉換器之前是 已經被取樣過的信號，自然就可以降低對於 類比數位轉換器規格上的要求。其次，濾波 器的頻寬會是取樣頻的函數，因此只要調整 取樣頻率就可以任意地調整濾波器的頻寬。

對於會在許多不同的頻道範圍之間切換的 SDR 系統，這樣的架構大大地提昇接收機的 靈活度。此外要利用時脈產生電路來產生這 些控制信號/取樣時脈。這個時脈產生器除了 必須產生多種頻率的時脈，還要產生多種相 位的時脈。

在本計畫裡我們決定研製分數型頻率合成 器，並用它來產生收發系統中的本地振盪信 號。在壓控振盪器的研製上，利用差動電壓 控制可變電容時，可以將 VCO 電路裡在可變 電容部份的共模雜音抵消，如此一來可變電 容的雜音可以被大大的降低。本子計畫希望 能將此種相位雜音低而可調頻率又寬的 VCO 應用於鎖相迴路之中，做為軟體無線收發機 中頻率合成器的最佳方案。另一方面的研究 是 關 於 利 用 transformer-C 做 為 共 振 腔 的 VCO。調整流過 transformer 的兩個線圈的電 流之間的比例，就可以達成改變 VCO 的振盪 頻率。將可變電容的控制電壓與電流源的偏 壓結合在一起，形成單一電壓輸入型式，可 以使得整個鎖相迴路變得比較簡單。將這種 架構與差動電壓控制可變電容 VCO 架構結 合，使其互相截長補短，這個新型的 VCO 就 能達成更寬的可調頻率與更低的相位雜音。

關鍵詞

軟體無線電，縮減取樣濾波器，頻率合成器 一、 前言

軟體無線電的定義其實尚未被明確地界 定，對很多人來說它和 reconfigurable radio 其實很相近，只要無線電系統的載波可以調 整到各個頻帶去進行收發動作，而它的基頻 電路可以處理各種信號調變，也支援各種通 道寬度，就可以算是軟體無線電。也就是說，

軟體無線電系統是一個功能十分多樣化的系 統，只要靠記憶體儲存的資訊以及微處理機 發命令，使用者就能藉由這樣一個無線電系 統來使用各種無線通訊服務。軟體無線電的 概念最早是由 Mitola 在 1995 年所提出的想 法，它的精神在於系統中唯ㄧ的類比電路是 可操作在射頻頻帶的資料轉換器[1]。所有的 無線系統所提供的功能都是由一個可程式的 數位信號處理器來提供。但是這種作法中的 資料轉換器所消耗的功率其實相當驚人，雖 然整個系統俱備了很優良特性，但實在不符 合一般民眾的需求。因此我們所秉持的研究 方向是要完成一個低成本，但足以提供一般 民眾所常會用到的無線電服務的軟體無線電 系統。

二、研究目的

目前關於軟體定義無線電的研究在國內電 子學門尚未受到重視，然而在國外實際上卻 已經有許多研究團隊在關心這個議題。以比 利時 Leuven 大學的 Dr. Craninckx 為主的研 究團隊，在今年 ISSCC 會議上發表了一個在 130nm CMOS 製程下實現的軟體定義無線電 收發機[2]。Dr. Craninckx 的架構是以可調整 式射頻電路搭配可調整式基頻電路所達成的 軟體定義無線電收發機。然而在這篇論文 中，確有一些實際上的問題。首先是在射頻 前端電路之前所置放的一個微機電式開關，

以針對不同頻帶切換相對應的匹配電路。從 應用的角度看起來，前端的開關與匹配電路 會因為要支援的系統種類變多而變得很複 雜，且耗費更多生產成本。此外在類比基頻 電路的方面，他們是利用切換電容電阻與 OTA 的數目來達成基頻電路的可變增益與 低通濾波的轉角頻率，整個電路特性會因此 嚴重地受到製程偏移的影響。

美國 UCLA 的 Abidi 教授所指導的研究團

隊，在今年 ISSCC 會議上發表了一個在 90nm

CMOS 製程下實現的軟體定義無線電接收機

[3-4]。與 Craninckx 不同的是他是利用數位

信號處理的觀念去設計濾波器，因此還可以

一併處理反混疊失真的問題。此外，所有相 關於軟體定義無線電的研究在頻率合成器這 邊，都是採用兩個以上的鎖相迴路來達成寬 頻內的載波合成，對於要以精簡的型式來完 成一個軟體無線電收發系統，的確還有很大 的努力空間。

三、研究方法

本計畫為三年期之計畫，全程執行期限 為民國 97 年 8 月 1 日至民國 99 年 7 月 31 日。本年度為計畫執行之第二年度，原本預 計完成之工作項目有：依據前一年頻率合成 器的系統分析結果定出子電路規格，並繼續 完成頻率合成器的其他子電路像是可程式除 頻器、頻率比較器與電荷泵等的模擬，電路 佈局以及整個頻率合成器的下線製作。另一 方面對第一年所下線製作的電路進行量測，

並依據量測結果視需要進行設計上的修改。

目前計畫的進行仍然超前預定進度，頻率合 成器的部份在上一年度已經完成所有量測，

相關的結果與討論已於去年度期末報告呈 送，因此在本次期中報告就不再贅述。本年 度計畫的進度為縮減取樣濾波器的頻率響應 量測，與可程式頻寬低通-帶通雙模濾波器下 線製作完成(已收到晶片)及量測準備，此外 我們也設計了一具有自動頻率校正電路的新 版可程式頻寬低通-帶通雙模濾波器並在本 月透過 CIC 下線製作。

類比基頻電路

類比基頻電路的主要部份為縮減取樣濾 波器如圖一所示。

圖一 縮減取樣倍率為 2 與 4 的縮減取樣倍率 為的濾波器

除了縮減取樣濾波器外，我們加入兩個

信號通道的頻帶提供更多的衰減。為了不讓 電容電阻在製程上較差的準確性去影響信號 通道，必須將兩個極點所造成的轉角頻率設 計在通道頻寬的兩倍以上。我們用 1.2K ohm 的電阻和 20 pF 的電容來形成轉角頻率約為 600 KHz 的低通濾波，圖二中的紅色曲線即 為它的頻率響應。圖二中的藍色曲線為一個 縮減取樣倍率為 4 的 sinc

(ωT)濾波器與縮減 取樣倍率為 2 的 sinc(ωT)濾波器串聯所得的 頻率響應，可看出通道外的衰減量仍不太足 夠，這就是為何必須額外加入的兩個極點的 原因。紫色曲線即為加上二階 RC 的整個縮 減取樣濾波器的頻率響應，可看出此濾波器 已具備良好的低通濾波與反混疊失真濾波效 果。更重要的是，在此處我們已利用縮減取 樣成功地將輸出信號的取樣頻率降至原先的 八分之一。

圖二 縮減取樣濾波器的線性頻率響應模擬 結果 (包含二階 RC 的頻率響應)

此外我們利用 Gm-C 架構完成了一個傳統 式的類比濾波器。為了超越先前技術，我們 設計了一個可程式頻寬的低通-帶通雙模濾 波器。本電路為多頻段可調式濾波器架構，

應用頻段有 5MHz、10MHz、20MHz、25MHz

以 及 30MHz ， 分 別 為 W-CDMA 、 IEEE

802.11a 、 IEEE802.11b 、 IEEE802.11g 及

IEEE802.16a 之應用頻段，預計將擴增至

200KHz 及 1MHz 之頻段。二階複數型帶通

濾波器架構圖如圖三所示，我們利用可程式

電容陣列來製作 C1 和 C2，由於此兩個電容

同時掌管帶通濾波器的中心頻率與頻寬，因

此我們可以讓中心頻率與頻寬的比例成一固

定值(1~2,在本計畫我們選定此比例為 2)，達

成一般 low-IF 接收機架構中所需要的帶通濾

波器規格。由於濾波器對於通道外以及鏡頻

三個二階複數型帶通濾波器來達成這個規 格，如圖四所示。

(a)

(b)

圖三 二階複數型帶通濾波器(a)架構圖(b)電 容陣列電路圖

圖四 六階複數型帶通濾波器架構圖

六階複數型帶通濾波器同時也具備低通濾 波器的功能，只要將圖三中的 GM3,4 關掉，

就能從複數型帶通濾波器變成低通濾波器。

因此不論最後接收機是採用直接降頻架構或 是低中頻架構，這個雙模式的可程式濾波器 都可以提供良好的通道選擇。由於審查委員 於去年有提出一個問題，就是到底先前的縮 減取樣濾波器和這種傳統的 Gm-C 濾波器有 何不同。根據我們的研究，發現縮減取樣濾 波器所提供的 null 可以對於強大的 blocker 有非常好的抑制效果。因此結論就是，如果 採用傳統 Gm-C 濾波器，接收機仍必須使用 頻帶選擇濾波器去解決 blocker 的問題，但這 需要頻率可調的 High-Q MEMS 濾波器，基 本上已經超出本計畫的範圍，因此在此我們 不多加討論。由於主動式濾波器在晶片設計 上中其頻率的準確性較不易掌握，有可能會 因為製程變異而使得頻率有所偏移進而造成 無法符合應用上的需求，因此我們利用了自 動頻率校正迴路來解決主動式濾波器本身頻 率精確性的問題，採用的是主僕式的架構。

本研究的濾波器是採用電容陣列(6bit)使濾 波器可以產生不同的頻寬，因此在調整上是 使用二分逼近法來調整電容陣列值以達到頻

率校正的目的。此自動頻率校正迴路主要是 應用於帶通濾波器頻寬之調整，帶通濾波器 可 調 整 的 頻 段 為 200KHz ~ 1MHz 以 及 5MHz~ 30MHz，主要可應用在 GSM、IEEE 802.15 、 W-CDMA 、 IEEE 802.11a 、 IEEE802.11b、IEEE802.11g 及 IEEE802.16a 之應用頻段非直接調整式的架構主要是利用 外部參考信來調整主濾波器(Master filter)至 正確的轉角頻率，並同時將此一控制信號傳 送至次濾波器(Slave filter)，主濾波器與次濾 波器的匹配會影響到其調整的準確度，因此 主濾波器與次濾波器的匹配相當的重要。其 主要優點為可以做到連續性的調整，能夠避 免濾波器在調整時必須離開原有線路上，非 直接調整式相較於直接調整式必須多一組濾 波器，也因此會多付出一些晶片面積以及功 率消耗。圖五為濾波器轉角頻率調整迴路架 構，其主要包含除頻器(Divider) 、低通濾波 器(LPF)、相位頻率偵測器(PFD)、電荷幫浦 (CP)、比較器、逐次逼近暫存器(SAR)、時序 產生電路(Clock Generator)。CLK 是由外部輸 入的參考信號經由除頻器後會輸出 3 個不同 相位的信號(0∘、90∘、180∘)，其中 0∘以 及 180∘作為低通濾波器的輸入信號，90∘

的 信 號 則 作 為 逐 次 逼 近 暫 存 器 (Successive Approximations Register, SAR)、時序產生電 路以及相位頻率偵測器的輸入參考信號，當 輸入信號經過二階低通濾波器時會產生相位 90 度的延遲，此時會將此信號與除頻器所產 生的 90 度信號利用相位頻率偵測器做比 較，當輸入信號領先參考信號時則電荷幫浦 會做充電的動作，反之當輸入信號落後參考 信號時則電荷幫浦會做放電的動作，經由比 較器後輸入將領先或是落後的信號傳送給逐 次逼近暫存器，逐次逼近暫存器會根據該信 號調整濾波器內部之電容陣列值來改變濾波 器的轉角頻率。

圖五 濾波器轉角頻率調整迴路架構

以下為

頻率調整迴路中

除頻器

除頻器架構是由 D 型正反器 (圖六)所 組成，利用 2 個緩衝器(buffer)將輸入的弦波 信號轉換成方波信號，用以控制電路中之開 關(Transmission Gate, TG)。此類正反器為正 緣觸發，當輸入信號為 0 時做資料取樣，資 料會由 D 輸入並將資料拴鎖在第一級中(圖 七(a))，而當輸入信號轉換為 1 時做資料輸 出，會將資料由第一級送至第二級並送出(圖 七(b))。在自動校正迴路中需要 0 度、90 度、

180 度等三種不同相位的信號分別提供主濾 波器(0 度、180 度)及相位頻率偵測器(90 度) 使用，因此除頻器採用了除四的架構，其架 構是將 2 組相同的 D 型正反器如圖八的方式 作串接。

圖六 D型正反器架構

圖七 D 型正反器操作方式 (a) CLK = 0 (b) CLK = 1

圖八 除頻器架構 相位頻率偵測器

圖九為一基本的相位頻率偵測器電路，

主要用來判斷兩輸入信號間之相位差，理想 的相位頻率偵測器輸出信號會與兩輸入信號

端同時正緣上升時，QA 以及 QB 亦會同時 產生一個脈衝，當 QA = QB = 1 時會將相位 頻率偵測器作重置的動作，QA、QB 也會同 時將電荷幫浦開啟一段時間，但若脈衝無法 在足夠時間內到達高邏輯位準驅動電荷幫 浦，此時輸入信號與參考信號相位相差很小 時其輸出無法與輸入成正比，發生此現象的 相位差( )即稱為無效區(Dead Zone)如圖 十所示，因此在電路中 D_latch 的重設路徑 中加入了延遲(Delay Cell)的部分，透過增加 延遲時間來減少無效區的範圍。

圖九 相位頻率偵測器架構

圖十 電荷幫浦電流無效區(dead zone)

電荷幫浦

電荷幫浦所採用的是電流導引式電荷幫 浦(圖十一)，利用外部電阻作為參考電流，

因此可利用改變外部電阻的阻值來控制電荷 幫浦之輸出電流，在電路使用上可以有更大 的彈性，此電荷幫浦操作速度可達200MHz，

但其在閒置時仍然會有靜態的功率消耗。電 荷幫浦工作電壓為1V，並輸入200MHz信號 測試電荷幫浦充放電特性。

比較器

圖十二之比較器電路主要用來判別兩輸 入電壓是否相同，藉此通知 SAR 是否應該增 加或是減少電容陣列的電容值，本電路利用 了 PMOS 來檢測輸入信號的差異，當兩個輸 入值有微小的差異時，經由緩衝器(buffer)後 之輸出會為邏輯 1(VDD)或是 0(GND)，strobe 信號則是控制比較器電路開啟或是關閉，

strobe 為 1 時電路為關閉狀態，strobe 為 0 時 電路為開啟狀態。

圖十二比較器架構 逐次逼近暫存器

透過比較器所產生的信號來控制逐次逼 近暫存器(SAR)是否增加或減少電容值，藉 此來找出最接近的電容值。首先我們會先將 其位元設定為使其電容值為總電容值的一半 (100000)，經由每次的判斷來決定增加或是 減少電容，本電路共有 6 位元因此最多經過 3 次的調整後可以得到逼近的結果。每調整 一次後會將資料同時回傳給主濾波器以及次 濾波器，但當位元值全為 0 則表示已經超過 濾波器所能到達的頻寬上限，若位元值全為 1 則表示已經低於濾波器所能到達的頻寬下 限。

時序控制器

本電路必須對逐次逼近暫存器、比較 器、相位頻率偵測器等三個電路適時地送出

信號以達成時序上的控制，PFD_START 控 制相位頻率偵測器起動時間、SAR_CLK、

STROBE 分別控制逐次逼近暫存器及比較器 開啟時間、SAR_RESET 則是重置逐次逼近 暫存器。電路起動時會先將逐次逼近暫存器 重置並同時啟動相位頻率偵測器，當電荷幫 浦充電或放電完成後開啟比較器，等待比較 完成後開啟逐次逼近暫存器，待逐次逼近暫 存器處理完成後則同時將逐次逼近暫存器以 及比較器關閉。

四、 結果與討論 類比基頻電路

縮減取樣濾波器的晶片與測試板的照片 如圖十三與圖十四所示。縮減取樣濾波器的 響應量測結果如圖十五所示，可看出此濾波 器 具 備 低 通 濾 波 特 性 ， 對 於 頻 帶 外 干 擾 (out-of-band Interferer)亦有極佳的抑制效果。

圖十三 縮減取樣濾波器晶片照片

圖十四 縮減取樣濾波器測試板照片

圖十五 縮減取樣濾波器頻率響應量測結果 圖十六為輸入 8MHz 的時脈所得到在時域上 的量測結果。可發現取樣頻率在輸出端已經 降為 1MHz，此證實縮減取樣倍率為 8，與當 初設計值穩合!

圖十六 縮減取樣濾波器時域量測結果 可程式頻寬低通-帶通雙模濾波器已收到晶 片，已經開始要進行量測了。晶片照片與測 試板照片分別如圖十七與十八所示。

圖十七 可程式頻寬低通-帶通雙模濾波器晶

可程式頻寬低通-帶通雙模濾波器測試板 此外我們另外設計的具有自動頻率校正電路 的新版可程式頻寬低通-帶通雙模濾波器預 計在本月透過 CIC 下線製作。電路佈局圖如 圖十八所示。

圖十八 具有自動頻率校正電路之可程式頻 寬低通-帶通雙模濾波器電路佈局圖

五、參考文獻

[1] J. Mitola, “The software radio architecture,” IEEE Commun.

Mag., vol.33, no. 5, pp. 26–38, May 1995.

[2] J. Craninckx et al., “A Fully Reconfigurable Software-Defined Radio Transceiver in 0.13μm CMOS”, ISSCC 2007.

[3] R. Bagheri, A. Mirzaei, S. Chehrazi, M. E. Heidari, M. Lee, M.

Mikhemar, W. Tang, and A. A. Abidi, “An 800-MHz–6-GHz Software-Defined Wireless Receiver in 90-nm CMOS”, IEEE JSSC., VOL. 41, NO. 12, DECEMBER 2006.

[4] A. A. Abidi, “The Path to the Software-Defined Radio Receiver”, IEEE JSSC., VOL. 42, NO. 5, MAY 2007.

[5] Bram Nauta. “A CMOS Transconductance-C Filter Technique for Very High Frequencies”. IEEE Journal of Solid-State Circuits, Vol.

27, NO. 2, pp. 142-153, February 1992.

[6] Guan-Jun Chen, Hsien-Hsiang Chiu and Tai-Cheng Lee,”A 4-Channel Poly-Phase Filter for Cognitive Radio Systems” 25-27 April 2007

[7] P. Andreani, S. Mattisson, and B. Essink, "A CMOS gm-C Polyphase Filter with High Image Band Rejection," in Proc 26th Eur.

Solid-State Circuits Conf:, Sept. 2000, pp. 272-275.

[8] Hwang, L.-C.,”Area-efficient and self-biased capacitor multiplier for on-chip loop filter” Volume 42, Issue24, November 23 2006

[9] Chan Phaik Yi, Norlaili Mohd. Noh, Tun Zainal Azni Zulkifli, Zulfiqar Ali Abdul Aziz, and A. Marzuki,”Characterization of a CMOS gmC Low Pass Filter for WCDMA System in Wireless Application” 7-8 October, 2004, Kuala Lumpur, TS5C-4, pp. 13-15.

[10] C.-C. Wang, C.-L. Lee, and C.-C. Hung, “A Gm-C anti-aliasing filter design with digitally tunable bandwidth for DVB-T receivers,”

Inter. Conf. on Systems and Signals (ICSS 2005), pp. 985-989, Apr.