三角積分調變器 - 具可調變相位注入鎖定之全數位鎖相迴路

三角積分調變器廣泛應用於非整數頻率合成器(Fractional-N frequency synthesizer)

spectrum)的能量移到較遠的頻率。圖 4-10 為一階三角積分調變器的架構圖。

z⁻1 元的輸出，此輸出分為兩部分，y[n]為一個位元的溢位位元(Overflow)，扣除掉 y[n]剩下的位元代表系統量化誤差的負值，將其存入暫存器內，等待下個信號的到來，與輸入信 798.5ps，多增加八分之一解析度，三角積分調變器的輸入 x[n]=0.125，則 y[n]的變化如表格4.1 所示。當 y[n]=0 時，震盪訊號週期為 798ps，當 y[n]=1 時，震盪訊號週期為 802ps，

則由表格4.1 可知震盪訊號的平均週期即為 798.5ps。藉由三角積分調變器來對 LSB 作分數型控制，可將原本低解析度的數位控制震盪器，在不增加數位控制震盪器硬體成本的情況下，達到高解析度的要求。

圖 4-13 為我們利用數位相位累加器(digital phase accumulator , DPA)，來實現全數

全數位鎖相迴路的時脈抖動。 3 bits control

code

4.7 數位控制震盪器

本章節介紹在我們全數位鎖相迴路系統中所設計的數位控制震盪器，如圖4-14 所示，數位控制震盪器由四組差動對延遲單元所組成，其輸出頻率為1.25GHZ，具有八個輸出相位。圖4-15 為數位控制震盪器延遲單元架構，由三個控制位元的粗調機制 (Coarse-tuning stage)以及四個控制位元的微調機制(Fine-tuning stage)所組成。在粗調機制中，由一組並聯數為16 的驅動元件(Driving cell)，搭配上三組並聯數分別為 2、4、8 的

驅動元件，來做二進位的粗調，其中並聯數為16 的驅動元件為永遠開啟，而另外三組

則由三個控制位元來作數位控制震盪器的頻率調整。

在一般數位控制震盪器中，驅動元件多為三態反相器，但在我們的架構中，由於將參考訊號相位注入到數位控制震盪器中，所以我們的驅動元件設計如圖 4-16 所示，將參考訊號以及震盪器回授訊號經過二對一的多功器(Mux)作選擇，因此每一級驅動元件可選擇參考訊號或是震盪器回授訊號當作輸出，當相位注入選擇訊號sel 為 low 時，震盪器為傳統震盪狀態，由控制位元控制震盪頻率，當sel 為 high 時，由相位注入參數控制多工器選擇參考訊號或是震盪器回授訊號當作輸出，但總並聯反向器的個數與sel 為 low 時一樣，利用這樣的控制來達到不同的參考訊號相位注入量，完成可調變的相位注入鎖定。特別要注意的是，在四級數位控制震盪器延遲單元中，只有其中一級延遲單元將參考訊號相位注入，另外三級中的驅動元件，輸出永遠為震盪器訊號，不受參考訊號的影響。

Delay_cell Delay_cell Delay_cell Delay_cell

圖 4- 14 四級延遲單元組成之數位控制震盪器

fixed

在微調機制中，我們利用四組不同並聯數的磁滯延遲元件(Hysteresis delay cell)，來完成微調，如圖4-17 所示。在信號路徑上利用兩個三態反相器產生正回授機制進而造成磁滯效應(Hysteresis effect)，藉由調整三態反相器的個數改變正回授的能力，進而產生不同磁滯電壓並產生延遲。

為了增加解析度，我們將每一級最後一組 M=1 的磁滯延遲元件，作分別獨立的操作(Controlled independently)，如圖 4-17 所示。利用解碼器控制 S0、S1、S2，將其分別開關，並利用三角積分調變器對S3 作分數型的控制，如圖 4-18 所示。

fixed

圖4-19 為數位控制震盪器經由佈局後模擬(Post-simulation)所得到的操作頻率可調整範圍，由模擬結果顯示在五個不同corner 皆可達到 1.25GHZ，表格 4.2 列出在五個不

圖 4- 19 數位控制震盪器操作頻率可調整範圍

表格 4. 2 操作頻率可調整範圍

Corner TT FF SS SF FS

Frequency range

1.52~1.04 (GHZ)

1.8~1.22 (GHZ)

1.26~0.86 (GHZ)

1.47~1.01 (GHZ)

1.56~1.07 (GHZ) Avg.DCO

Gain

43ps/code 38ps/code 52ps/code 44ps/code 42ps/code

圖4-20 為在微調機制中改變磁滯延遲元件並聯個數，所產生震盪週期的變化。

圖4-21 為將每一級最後一組 M=1 的磁滯延遲元件，作分別獨立的操作，並利用三角積分調變器作分數型的控制所產生的震盪週期變化。

圖 4- 20 微調機制震盪週期變化

我們將數位控制震盪器規格總結如表格4.3 所示，我們僅利用 7 位元控制的數位控制震盪器，加入三角積分調變器控制，便達到等效0.24ps 的解析度。

表格 4. 3 數位控制震盪器規格表

Items Coarse delay Fine delay Control code 3 bit 3 bit + 1 bit Control code type Binary Binary Avg.DCO gain 43ps/code 1.9ps/code

With SDM dithering 0.24ps/code

Operation range 1.04GHZ~1.52GHZ(TT corner) Multi phase output 8-phase output

我們將數位控制震盪器分為粗調機制以及微調機制，在控制位元轉換過程中，頻率 Controllable Frequency Range Per Coarse-tune Control Word

Gap P.V.T Variation

圖 4- 22 控制位元變化時產生間隔

控制位元變化時產生間隔會導致鎖相迴路時脈抖動過大，所以在設計數位控制震盪

表格 4. 4 震盪週期對應表

Coarse code Fine code all one Fine code all zero

000 921ps

001 926ps 859ps

010 865ps 805ps

011 817ps 763ps

100 772ps 723ps

101 737ps 692ps

110 706ps 663ps

111 680ps

第五章

模擬結果與佈局

在文檔中具可調變相位注入鎖定之全數位鎖相迴路 (頁 45-57)