全數位鎖相迴路全部為數位電路所組成，如圖2-12 所示[22]，利用時間對數位轉換 器(Time to digital converter ,TDC)取代充電幫浦對濾波器充放電的功能，將不同的參考 訊號與回授訊號間的相位差，轉換為所對應的數位碼，輸入到濾波器中。全數位鎖相迴 路中，利用數位濾波器取代傳統鎖相迴路中由電容以及電阻所組成的類比濾波器，而產 生高頻訊號的震盪器則改由數位控制震盪器，將數位濾波器所儲存的數位碼去控制數位 控制震盪器，來改變震盪頻率，達到相位鎖定的功能，全數位鎖相迴路具有較小面積以 及較高穩定度等優點，但較低的輸出頻率以及高時脈抖動是要克服的難題。
圖 2-12 全數位鎖相迴路
2.4.1 數位控制震盪器
傳統數位控制震盪器由奇數個反向器組成環形震盪器，利用改變不同反向器串聯個 數，來改變總延遲時間，進而改變震盪器震盪頻率，如圖2-13，利用數位碼控制三態反 向器來選擇C1 到 C4 四種不同的延遲時間，改變震盪頻率，Enable 為震盪器的開關，
此種架構缺點在於數位控制震盪器解析度為反向器延遲時間所決定，無法太精確，而且 震盪頻率無法太高。而改進此架構之數位控制震盪器如圖2-14，這類震盪器中，將頻率 調整分為粗調以及微調，利用粗調加大震盪器可調整頻率範圍，而利用微調來改善解析 度。電路中利用選擇不同延遲路徑來完成粗調，而在最後一級加上並聯的三態反向器，
利用改變不同並聯各數來改變驅動能力，進而達成微調的功能。
Enable output C1
C3 C2 C4
圖 2-13 參考論文[18]中的數位控制震盪器
圖 2-14 參考論文[19]中的數位控制震盪器
另一種數位控制震盪器利用反向器並聯21 個三態反向器作為延遲單元，利用分別
改變每一級並聯之三態反向器個數，來改變延遲單元的驅動能力，進而改變震盪頻率，
如圖2-15，此種架構優點在於全由數位電路基本單元(Standard cell)所組成，缺點在於相 對於前面的架構它具有較高的功率消耗以及面積，而且無法應用於高頻電路。
圖 2-15 參考論文[20]中的數位控制震盪器
為了讓震盪器能操作在高頻並且具有多重相位輸出的功能，往往使用雙端輸入的環 形震盪器作為數位控制震盪器，如圖2-16 所示，雙端輸入延遲單元的好處在於它在偶 數級也能震盪，所以能輸出偶數個多重相位，不像單端環形震盪器只能產生奇數級多重 相位，並且由於是差動對設計，所以具有較好的抗共模(Common mode)雜訊的能力，所 以雙端環形震盪器廣泛應用在多重相位輸出的鎖相迴路系統中。
圖 2-16 參考論文[15]中的數位控制震盪器
2.4.2 高解析度延遲單元
為了讓全數位鎖相迴路能應用在更高頻的系統，如何設計高解析度的數位控制震盪 器延遲單元，一直是熱門的研究領域。在類比延遲單元中，延遲時間是由電壓或是電流 所控制，在整個頻率調整範圍內，都是連續時間(Continuous time)的操作，但是在數位 控制的延遲單元中，延遲時間的變化是量化的(Quantized)，解析度越精確，能使鎖相迴 路的時脈抖動越小。圖2-17 為一高解析度延遲單元的實現[14]，由 AOI(And-Or-Inverter) 單元以及OAI(Or-And-Inverter)單元所組成，並聯兩個三態反向器的作用在於增加高解 析度延遲單元的可調整範圍。
AOI OAI
VDD EN1
VDD EN2
OUT IN
A1B1 A2B2
圖 2-17 參考論文[14]中的高解析度延遲單元
此延遲單元利用OAI 以及 AOI 將延遲單元的驅動能力作更精確的改變，並將高解
將此架構延伸，可設計一數位控制高解析度延遲單元，圖2-20 為六位元控制的延