不同氮化矽厚度對元件基本特性與載子遷移率的影響…27

圖 2.4(a)(b)為在複晶矽 220nm 以及複晶矽 150nm 的情況下，不同 氮化矽厚度對元件通道長度的轉移電導比較圖形。由圖 2.4(a)來說，

我們可以看出在通道長度越小的條件下，氮化矽厚度的變化對轉換電 導的影響會越趨明顯。此外，圖 2.4(b)也有相同的現象，因此之後的 討論將針對通道元件長度最大(L=10μm)與最小(L=0.4μm)的條件來做 比較。

Poly-Si 220nm

SiNX 250nm SiNX 170nm SiNX 100nm W/O

C_ox (pF) 6.2981 6.300 6.2921 6.3214

EOT(Å ) 21.920 21.914 21.941 21.840

Poly-Si 150nm

SiNX 250nm SiNX 170nm SiNX 100nm W/O

Cox (pF) 6.1216 6.1459 6.1423 6.1864

EOT(Å ) 22.552 22.464 22.477 22.317

Poly-Si 220nm

Gate Length (m)

1 10

Gate Length (nm)

1 10

圖2.5(a)、(b) 為量測各個實驗條件的0.4μm、0.6μm、1μm、2μm 以及10μm這五種通道長度尺寸的MOSFET各十點，之後再以10μm這

個尺寸為基準點，將所有尺寸的值減去基準點的值所求得平均的臨限 電壓差 (ΔVTH)的圖形。就圖2.5(a) 而言，我們可以發現在複晶矽 220nm的條件下，氮化矽覆蓋層的厚度越厚，其短通道效應會越嚴 重。我們推測這是因為Strain的應力作用，使得通道區域的傳導帶 (Conduction Band)分裂，所以金屬-半導體功函數差(ψms)以及反轉時 所需電壓(2ψfn)等參數會改變。因此，在通道長度越小Strain的作用越 大的情況下，會造成較嚴重的短通道效應。另一方面，由圖2.5(b) 也 可以發現在複晶矽150nm的條件下，氮化矽覆蓋層的厚度越厚也會有 相同的現象。此外，我們比較兩種複晶矽厚度的條件，可以發現複晶 矽150nm的短通道效應會比複晶矽220nm來的嚴重。

Gate Length (m)

1 10

 V

TH

(V )

-0.20 -0.15 -0.10 -0.05 0.00

SiN_X 250nm SiN_X 170nm SiN_X 100nm W/O Poly-Si 220nm

圖 2.5 (a) 複晶矽 220nm 和不同氮化矽厚度之短通道效應比

較圖

Gate Length (m)

V

_G

-V

_TH

(V)

圖2.7(a) 表示出在複晶矽150nm的條件下，不同氮化矽厚度的驅 動電流圖形 (W/L=10μm/0.4μm)，我們可以看出在不同的氮化矽厚度 中，氮化矽250nm顯然擁有較大的元件驅動能力，而由元件驅動電流 公式

 

²

2

2

_OX ^{GS TH}

S iO

D

V V

LT

I  W  

式(2.3) 【36】

W (Width) 為通道寬度，L (Length) 為通道長度，μ (Mobility) 為 載子遷移率，VGS、VTH為閘極電壓以及臨限電壓。由公式中，在寬長 比、介電係數、等效氧化厚度以及VGS-VTH固定下，可以發現氮化矽 250nm具有較大的驅動電流，所以推測氮化矽250nm在nMOSFETs元 件中擁有較好的載子遷移率。另外，由圖2.7(b)可以發現元件尺寸在 W/L=10μm/10μm的情況下，反而是沒有氮化矽覆蓋層的條件會有較 佳的電流驅動能力，所以也可以推測在大尺寸的元件中，沒有氮化矽 覆蓋層會擁有較大的載子遷移率。

Drain Voltage (V)

0.0 0.5 1.0 1.5 2.0 2.5 3.0

Drain Curr ent ( mA)

0

Drain Voltage (V)

0.0 0.5 1.0 1.5 2.0 2.5 3.0

Dr ain Cu rre nt (mA)

0.00

量測 Charge pumping method 來觀察在氧化層與矽基座界面缺陷。不 過為了不受漏電流影響，而準確地萃取介面狀態密度的值。我們依據 漏電流不會因為頻率影響而改變的特性，於是將高頻量測的數據 (1MHz)扣掉低頻量測的數據(100KHz)，藉此可有效的消除掉漏電流 造成的影響【37、38】。進而利用 Charge pumping method 來計算出介 面狀態缺陷量(Nit)

qfA

N

_it

 I

^cp 式(2.4) 【38】

I

cp 是 Charge pumping 測 量 的 電 流 ， q 是 (fundamental electronic charge)，f是頻率，A是面積。所以，在基板和閘極介面層的缺陷數量 是可以容易地被判斷出來。圖2.8(a) 為複晶矽150nm條件下，不同氮 化矽厚度之Charge Pumping Current (W/L=10μm/0.4μm)，所以由圖形 以及公式2.4來推測，可以發現沒有氮化矽覆蓋層的條件有最小的介 面狀態缺陷量，而有氮化矽覆蓋層的條件會因為應力的拉扯，造成介 面缺陷的數量增加。不過，我們反而發現沒有氮化矽覆蓋層的條件其 載子遷移率是最差的，因此我們推測元件的載子遷移率在小線寬時，

區域性應變所造成的載子遷移率之影響遠大於缺陷數量對遷移率的 影響。此外，由於氮化矽250nm所產生的應力最大，照理說缺陷的數 量應該也會是最高的。不過，我們可以發現在複晶矽150nm時，氮化

就是氮化矽250nm。因此，我們推測在沈積氮化矽層時，會通入NH3

Base Voltage (V)

-2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5

Icp

1MHz

-Ic p

100KHz

(pA )

0

Pumping Current (W/L=10μm/0.4μm)

Base Voltage (V)

-1.4 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0

Icp

1MHz

-Icp

100KHz

(nA)

0

Pumping Current (W/L=10μm/10μm)

圖2.9(a) 表示在複晶矽220nm條件下，不同氮化矽厚度的轉換電 導圖形 (W/L=10μm/0.4μm)，由圖可以看出，在氮化矽250nm的條件 下，因為伸張應力的增加，載子遷移率會比氮化矽厚度較薄的條件來

V

_G

-V

_TH

(V)

圖2.10(a) 表示出在複晶矽220nm的條件下，不同氮化矽厚度的驅

Drain Voltage (V)

0.0 0.5 1.0 1.5 2.0 2.5 3.0

Dra in C urre nt (mA )

0

Drain Voltage (V)

0.0 0.5 1.0 1.5 2.0 2.5 3.0

Drain Curr ent ( mA)

0.00 Pumping Current (W/L=10μm/0.4μm)。在沈積氮化矽層時，會產生氫 鍵來修補缺陷，因此當氮化矽沈積時間越長，其缺陷數量會越少。不

移率。

Base Voltage (V)

-2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5

Icp

1MHz

-Ic p

100KHz

(pA )

0

Pumping Current (W/L=10μm/0.4μm)

Base Voltage (V)

-1.4 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0

Icp

1MHz

-Icp

100KHz

(nA)

0

Pumping Current (W/L=10μm/10μm)

由以上的結果顯示，在尺寸較小的元件中，隨著氮化矽的厚度增

夠增加載子遷移率，而且複晶矽的厚度增加也能夠大幅提高載子的遷 移率。另一方面，對於區域性應變對於元件尺寸大小的關係，先不論 氮化矽覆蓋層的厚度影響，比較不同的複晶矽厚度，可以看出在短通 道(L=0.4μm)的條件下，複晶矽厚度的改變對載子遷移率的增加量並 沒有太大差異；反而在長通道下(L=1μm 和 10μm)，複晶矽的厚度增 加對載子遷移率的增加量則有明顯的差異。

反觀比較不同的氮化矽厚度，發現在較小尺寸(L=0.4μm和1μm) 的條件下，氮化矽覆蓋層的厚度增加，對載子遷移率的增加量會有明 顯的提升現象，而在大尺寸下(L=10μm)，氮化矽厚度的增加對載子 遷移率並不會有太大差異。

整體來說，元件的通道長度在越小的情況下，區域性應變的影響 才會更加顯著。由於製程技術持續的進步，元件尺寸不斷縮小的情況 下，對於應用區域性應變技術來改善元件的操作速度，將會是一項受 人矚目方法。

第三章

總結以及未來方向

由實驗結果顯示，在載子遷移率方面，複晶矽220nm與氮化矽 250nm的條件在小尺寸下會比沒有氮化矽的條件約高出約14%左右的 特性。在複晶矽150nm方面，氮化矽250nm的條件也會比沒有氮化矽 的條件高出約15%左右的特性。因此，不論複晶矽的厚度為何，當氮 化矽的厚度增加會增加通道的伸張應力，進而有效的提高元件的操作 速度。

雖然，在不同的複晶矽厚度下，氮化矽覆蓋層的厚度增加對於載 子遷移率偏移大小是差不多的，但是單純就載子遷移率而言，複晶矽 220nm會比複晶矽150nm擁有較佳的特性。另外，我們發現所有的條 件會隨著通道長度或寬度的增加而使得載子遷移率的負偏移變大。不 過，複晶矽220nm的條件會比複晶矽150nm的條件有延緩因尺寸的變 化所造成載子遷移率的退化現象。而在溫度效應方面，也發現沒有氮 化矽覆蓋層的條件其因為溫度所造成的載子遷移率衰退比有氮化矽 覆蓋層的來得大。

此論文已研究了有關不同的複晶矽與氮化矽厚度對載子遷移率的

加做探討，因此在未來工作方面，應著手在穩定性研究，因為應力的 伸張作用對於閘極氧化層會有一定的影響，受應力作用的閘極介電層 在長時間的閘極偏壓壓迫下，有可能變的較容易造成元件的特性衰 退，影響了元件的可靠度。在得知複晶矽220nm和氮化矽250nm的條 件會擁有較佳載子遷移率之後，對於在穩定性方面的研究將變得更為 需要，我們希望經由穩定性的表現來得知受到區域性應變作用後的氧 化層品質是否能夠有效的維持一定的水準，以期望能將區域性應變技 術應用在未來CMOS製程中。

參考文獻

【1】 Ryuji Ohba and Tomohisa Mizuno, “Nonstationary Electron/Hole Transport in Sub-0.1μm MOS Devices: Correlation with Mobility and Low-Power CMOS Application,” in IEEE Trans. Electron

Devices, vol. 48, pp. 338-343, Feb. 2001.

【2】 Mark S. Lundstrom, “On the Mobility Versus Drain Current Relation for a Nanoscale MOSFET,” in IEEE Electron Device Lett., vol. 22, pp. 293–295, Jun. 1994.

【3】 Dimitri A. Antoniadis, “MOSFET Scalability Limits and “New Frontier” Devices,” in Symp. VLSI Tech. Dig., 2002, pp. 2–5.

【4】 Q. Q. Lo, D. L. Kwong, “Reliability characteristics of metal-oxide -semiconductor capacitors with chemical vapor deposited Ta2O5

gate dielectrics,” in Appl. Phys. Lett. 62, p.975, 1993

【5】 Xu Zeng, P.T. Lai, W.T. Ng, “AC hot-carrier-induced degradation in NMOSFETs with N₂O-based gate dielectrics,” in IEEE Electron

Device Lett., vol. 18, pp. 39–41, Feb. 1997.

【6】 M.Bhat, J. Kim, J. Yan, G.W. Yoon, L.K. Han and D.L. Kwong,

“MOS characteristics of ultrathin NO-grown oxynitrides,” in IEEE

Electron Device Lett., vol. 15, pp. 421–423, Oct. 1994.

【7】 G. D. Wilk, R. M. Wallace, and J. M. Anthony, “Hafnium and zirconium silicates for advanced gate electrics,” in J. Appl. Phys., vol. 87, no. 1, pp. 484–492, Jan. 2000.

【8】 Wen-Jie Qi, Renee Nieh, Byoung Hun Lee, Laegu Kang, Yongjoo Jeon, Katsunori Onishi, Tat Ngai, Sanjay Banerjee and Jack C. Lee,

【9】 “MOSCAP and MOSFET characteristics using ZrO gate dielectric

deposition directly on Si.” in IEDM Tech. Dig., 1999, p.145.

【10】 K. Onishi, C. S. Kang, R. Choi, H.-J. Cho, S. Gopalan, R. Nieh, S. Krishnan, and J. C. Lee, “Improvement of surface carrier mobility of HfO2 MOSFETs by high-temperature forming gas annealing,” in IEEE Trans. Electron Devices, vol. 50, pp. 384–390, Feb. 2003.

【11】 C.-H. Ge, “Process-Strained-Si (PSS) CMOS technology featuring 3–D strain engineering,” in IEDM Tech. Dig., 2003, pp.

73–76.

【12】 K. Rim, S. Koester, M. Hargrove, J. Chu, P.M. Mooney, J. Ott, T.

Kanarsky, P. Ronsheim, M. Ieong, A. Grill, H.-S.P. Wong,

“Strained-Si NMOSFETs for high-performance CMOS technology,” in Symp. VLSI Tech. Dig., 2001, pp. 59–60.

【13】 J. L. Hoyt, H. M. Nayfeh, S. Eguchi, I. Aberg, G. Xia, T. Drake, E. A. Fitzgerald, and D. A. Antoniadis, “Strained silicon MOSFET technology,” in IEDM Tech. Dig., 2002, pp. 23–26.

【14】 T. Mizuno, N. Sugiyama, T. Tezuka, T. Numata, S. Takagi, “High Performance CMOS Operation of Strained-SOI MOSFETs using Thin Film SiGe-on-Insulator Substrate,” in Symp. VLSI Tech. Dig., 2002, pp. 106–107.

【15】 J. Welser, J.L. Hoyt, and J.F. Gibons, “NMOS and PMOS Transistors Fabricated in Strained Silicon/Relaxed Silicon-Germanium Structures,” in IEDM Tech. Dig.,1992, pp.

1000-1002

【16】 J. Welser, J.L. Hoyt, and J.F. Gibons, “Evidence of Real-Space

MOSFETs,” in IEDM Tech. Dig., 1993, pp. 545-548.

【17】 J. Welser, J. L. Hoyt, and J. F. Gibbons, “Electron mobility enhancement in strained-Si N-type metal-oxide-semiconductor field-effect transistors,” in IEEE Electron Device Lett., vol. 15, pp.

100–102, Feb. 1994.

【18】 K. Rim, J. Welser, J.L. Hoyt, and J.F. Gibons, “Enhanced Hole Mobilities in Surface-channel Strained-Si p-MOSFETs,” in IEDM

Tech. Dig., 1995, pp.517-520.

【19】 Deepak K. Nayak, K. Goto, A.Yutani, J. Murota, and Yasuhiro Shiraki, “High-Mobility Strained-Si PMOSFETs,” in IEEE Trans.

Electron Devices, Vol. 43, pp. 1709-1716, Oct. 1996.

【20】 Tomohisa Mizuno, Naoharu Sugiyama, Atsushi Kurobe, and Shin-ichi Takagi, “Advanced SOI p-MOSFETs with Strained-Si Channel on SiGe-on-Insulator Substrate Fabricated by SIMOX Technology,” in IEEE Trans. Electron Devices, Vol. 48, pp.

1612-1618, Aug. 2001.

【21】 K. Rim, K. Chan, L. Shi, D. Boyd and J. Ott, “Fabrication and mobility characteristics of ultra-thin strained-Si directly on insulator (SSDOI) MOSFETs,” in IEDM Tech. Dig., 2003, pp.

49–52.

【22】 Jung-Suk Goo, Qi Xiang, Y. Takamura, F. Arasnia, E.N. Paton, P.

Besser, J. Pan and Ming-Ren Lin “Band offset induced threshold variation in strained-Si nMOSFETs,” in IEEE Electron Device Lett., vol. 24, pp. 568–570, 2003.

【23】 A. Lochtefeld and D. A. Antoniadis, “Investigating the

scaled NMOS via mechanical stress,” in IEEE Electron Device

Lett., vol. 22, pp. 591–593, Aug. 2001.

【24】 J. Welser, J.L. Hoyt, S.Takagi, and J.F. Gibons, “Strain Dependence of the Performance Enhancement in Strained-Si

n-MOSFETs,” in IEDM Tech. Dig., 1994, pp. 373-376.

【25】 S. Thompson, N. Anand, M. Armstrong, C. Auth, B. Arcot, M.

Alavi, “A 90-nm logic technology featuring 50-nm strained silicon channel transistors, 7 layers of Cu interconnects, low k ILD, and 1 μm 2 SRAM cell,” in IEDM Tech. Dig., 2002, pp. 61–64.

【26】 Sugii, N. Hisamoto, D. Washio, K. Yokoyama, N. Kimura, S.,

“Enhanced performance of strained Strained-Si MOSFETs on CMP sige virtual substrate,” in IEDM Tech. Dig., 2001, pp. 737-740

【27】 K. Rim, J. Chu, H. Chen, K.A. Jenkins, T. Kanarsky, K. Lee, A.

Mocuta, H. Zhu, “Characteristics and device design of sub-100-nm strained-Si N- and PMOSFETs,” in Symp. VLSI Tech. Dig., 2002, pp. 98–99.

【28】 Mizuno, T. Sugiyama, N. Tezuka, T. Numata, T. Maeda, T.

Takagi, S. , “Design for scaled thin film strained-SOI CMOS devices with higher carrier mobility,” in IEDM Tech. Dig., 2002, pp. 31-34

【29】 K, Rim. Hoyt, J.L. Gibbons, J.F. “Transconductance enhancement in deep submicron strained Si n-MOSFETs,” in

IEDM Tech. Dig., 1998, pp. 707-710

【30】 T. Ghani, M. Armstrong, C. Auth, M. Bost, P. Charvat, G. Glass, T. Hoffmann, K. Johnson, C. Kenyon, “A 90-nm high volume

strained silicon CMOS transistors,” in IEDM Tech. Dig., 2003, pp.

978–980.

【31】 S. Ito et al., “Mechanical stress effect of etch-stop nitride and its impact on deep submicrometer transistor design,” in IEDM Tech.

Dig., 2000, pp. 247–250.

【32】 A. Shimizu, K. Hachimine, N. Ohki, H. Ohta, M. Koguchi, Y.

Nonaka, H. Sato, F. Ootsuka, “Local mechanical-stress control (LMC): A new technique for CMOS-performance enhancement,”

in IEDM Tech. Dig., 2001, pp. 433–436.

【33】 K. Ota, K. Sugihara, H. Sayama, T. Uchida, H. Oda, T. Eimori, H.

Morimoto, and Y. Inoue, “Novel Locally Strained Channel Technique for High Performance 55nm CMOS,” in IEDM Tech.

Dig., 2002, pp. 358-361.

【34】 F. Ootsuka, S. Wakahara, K. Ichinose, A. Honzawa, S. Wada, H.

Sato, T. Ando,H. Ohta, K. Watanabe, and T. Onai, “A Highly Dense, High-Performance 130nm node CMOS Technology for Large Scale System-on-a-chip Applications,” in IEDM Tech. Dig., 2000, pp.

575-578.

【35】 S. Pidin, T. Mori, R. Nakamura, T. Saiki, R. Tanabe, S. Satoh, M.

Kase, K. Hashimoto, T. Sugii, “MOSFET Current Drive Optimization Using Silicon Nitride Capping Layer for 65-nm Technology Node,” in Symp. VLSI Tech. Dig., 2004, pp. 54-55.

【36】 S. E. Thompson, M. Armstrong, C. Auth, S. Cea, R. Chau, G.

Glass, T. Hoffman, “A logic nanotechnology featuring strained silicon,” in IEEE Electron Device Lett., vol. 25, pp. 191–193, Mar.

【37】 “Semiconductor Physics & Devices”, 2^nd ED, Donald A. Neamen, Chapter 10

【38】 Chung, Steve S., et al., “A Novel and Direct Determination of the Interface Traps in sub-100nm CMOS Devices with Direct Tunneling Regime （12~16Å ）Gate Oxide,” VLSI Tech. Digest of Tech. Papers., pp. 74-75, 2002.

【39】 G. Groeseneken, H.E. Maes, N. Beltran, and R.F. De Keersmaecker, in IEEE Trans. Electron Devices., vol. 31, pp. 42-53, 1984.

在文檔中 氮化矽之區域性應變對N型金氧半電晶體之影響 (頁 28-0)