第二章 不同複晶矽與氮化矽厚度對元件特性的影響
2.2 實驗過程與條件
本實驗的步驟為電晶體nMOSFETs 製程，所有的製程均在國家奈 米實驗室中進行。基本的製程步驟列於圖2.1，下面則詳述nMOSFETs 製程內容。
實驗是採用p-型的六吋矽晶片，晶格方向<100>，阻質介於15~25 Ω-cm 之間。利用離子佈植及爐管擴散法形成P-well，離子佈植條件 (離子硼，BF2，能量為70 keV，劑量為 1.2×1013ions/cm2)。
P-type
1、Standard Clean
2、成長 Pad-Oxide(SiO2)-350Å
2、 Field Oxide-5500Å 3、 以磷酸去除主動區 Si3N4
4、 完成 LOCOS 結構
5、 臨界電壓調整: B2 Implant，
45kev，4×1012 ions/cm2
圖 2.1 nMOSFETs 實驗流程圖
P-type
SiN SiN TEOS
TEOS
6、 Substrate implant 7、 Anneal-1000℃-10 秒4、Sputtering 標準四層金屬 （Ti/TiN/Al/TiN）
5、Pattern，定義 Metal pad，Metal etch
6、Sintering-400℃-30 分鐘
以氮化矽用來當作罩幕(Mask)用，藉著其不易被氧滲透的優點來 進行場氧化層(Field Oxide)的製作。接著進入微影(Lithography)及乾蝕 刻程序，使用第一道光罩，將主動區定義完成，此時再以離子佈植來 做Channel Stop，離子佈植條件(離子硼，BF2，能量為120 keV，劑量 為4×1013ions/cm2)。接著以高溫爐管成長一層約5500 Å 的場氧化層，
最後再以磷酸去除氮化矽。
之後再以離子佈植法進行硼摻雜，離子佈植條件(離子硼，BF2， 能 量 為 50keV， 劑量 為 7×1012 ions/cm2) ， 此 離 子 佈 植 的 作 用 是 對 MOSFETs的臨界電壓做適當的調整。緊接的再進行一次硼摻雜，離 子佈植條件(離子硼，B，能量為45keV，劑量為4×1012 ions/cm2)，此 離子佈植得作用是防止貫穿(Anti-Punch-Through)效應。
成長閘極氧化層的動作是在垂直爐管中進行，條件是使用純氧成 長的二氧化矽約22Å 。成長完之後，隨即開始疊上隨著沈積的反應進 行之內部摻雜N型複晶矽 (in-situ Poly-Silicon)，此N型複晶矽主要是 要用來排除因摻雜的雜質分布不均勻，所造成電性數據上的影響。成 長之厚度為實驗條件(詳見圖2.2(a))。複晶矽沈積完之後再緊接著沈積 一層TEOS (Tetra-Ethy-Ortho-Silicate) 500Å ，此TEOS為在S/D摻雜 時，能夠擋住閘極不被離子佈植所影響(即Hard Mask)。
接著用第二道光罩定義閘極，先用乾蝕刻機(TEL 5000)蝕刻Hard
Mask，再用TCP對Poly-Si做蝕刻。然後進行離子佈植，首先以離子佈 植法進行砷摻雜，離子佈植條件(離子砷，As，能量為8 keV，劑量為 1×1015ions/cm2)。此離子佈植的作用是為了做Source/Drain extension。
接下來覆蓋TEOS 1500 Å ，再以乾蝕刻機(TEL 5000)做非等向性的蝕 刻形成側壁空間層(Spacer)，側壁空間層蝕刻完之後由於先前的閘極 Hard Mask並沒有被去除，因此閘極能夠阻擋之後的離子佈植步驟。
緊接著再做一次高濃度的As離子佈植，能量為30 keV，劑量為6×1015 ions/cm2，此高濃度離子佈植目的是在於形成源極與汲極，最後用乾 蝕刻機(TEL 5000)做非等向性的蝕刻把閘極Hard Mask去除。
接著基極以中電流離子佈植，離子佈植條件：(離子BF2，能量為 40 keV，劑量為5×1015ions/cm2)，之後將全部的摻雜(Dopant)活化 (Activation)，條件為快速熱製程1000℃ 10 秒。
接著在晶片的表面沈積一層氮化矽(Si3N4)，沈積此層薄膜主要是 要用來產生區域性應變(Local Strain)，成長之厚度為實驗條件(詳見圖 2.2(b))。之後再氮化矽表面沈積一層 TEOS 4000 Å ，用來隔絕金屬與 金氧半元件的隔絕材料。第四道光罩用來製作接觸孔（Contact Hole）
的圖案，由於本實驗的覆蓋層共有兩層，因此分成兩階段蝕刻步驟。
首先以乾蝕刻機(TEL 5000)與 BOE 進行 TEOS 層的蝕刻，接著再利 用乾蝕刻機(TEL 5000)進行氮化矽(Si3N4)蝕刻，最後用熱磷酸再一次
對氮化矽層蝕刻，以確保氮化矽層有完全去除乾淨。之後進行四層金 屬(Ti/TiN/Al-Si-Cu/TiN)的物理氣相沉積（PVD）。最後一道微影製 程是定義金屬墊（Metal Pad）的圖樣，使用 ILD-4100 來完成蝕刻金 屬以及光阻的去除。最後一個步驟就是將完成的元件，送入高溫爐 管；以攝氏 400 度的溫度做 30 分鐘的燒結（Sintering），使金屬層 與矽基板的接觸更為密合，減少串聯電阻或漏電流的發生機率。燒結 完後，電晶體製程即告完成。