互補式氧化物薄膜電晶體反相器文獻回顧

2008 年，Ou 等人實現以全錫氧化物半導體材料作為薄膜電晶體之通道層的反 相器。該團隊以矽作為基板，藉由不同的後退火溫度，製作具有兩種不同臨界電壓 的 p 型錫氧化物薄膜電晶體，並連接組成邏輯反相器[78]。其電壓轉換特性與增益 曲線如圖 2.26 所示，該反相器元件在 VDD為-80 V 的情況下，最高電壓增益達到 2.8 V/V。此突破性的發展驗證了 p 型錫氧化物半導體得以應用於邏輯電路設計，

並具備應用於透明電子元件上之潛力。

圖 2.26 由 Ou 等人製作臨界電壓不同的兩個 p 型錫氧化物 薄膜電晶體組成的反相器之電壓轉換特性曲線與增益曲線[78]

同樣 2008 年，Dhananjay 等人於矽基板上製作全氧化物半導體之 CMOS 反相 器，p 型材料採用氧化亞錫，n 型材料則為氧化銦(In2O3)。在 VDD為 100 V 時，最 大之電壓增益可達 11 V/V。其結果如圖 2.27 所示[79]。

圖 2.27 由 Dhananjay 等人製作全氧化物 CMOS 反相器之 電壓轉換特性曲線與增益曲線[79]

2011 年，Nomura 等人利用錫氧化物雙極性(ambipolar)的特性，將兩顆氧化亞 錫薄膜電晶體連接，製作出類互補式(complementary-like)反相器。藉由錫氧化物雙 極性的特性，因此 p 型及 n 型薄膜電晶體之通道層材料皆使用氧化亞錫。在 VDD

分別為 5 與-5 V 時，其電壓增益極大值分別只有 2.4 與 2.5 V/V，其結果如圖 2.28 所示，此電性表現可能為 p 型及 n 型電晶體電性之間不平衡所導致[80]。雖然此類 互補式反相器的電性結果並不理想，但是對全氧化物材料(oxide-based)之 CMOS 反 相器而言，此方法巧妙地簡化了製程複雜度，並且成功將錫氧化物雙極性的特性應 用於邏輯電路中。

(a) (b) (c)

圖 2.28 由 Nomura 等人利用雙極性氧化亞錫薄膜電晶體製作之類互補式反相器 (a)電路示意圖、電壓轉換特性曲線與增益曲線(b)VDD = 5 V (c)VDD = -5 V[80]

2014 年，本研究團隊 Chiu 等人，於玻璃基板上製作全氧化物半導體互補式邏 輯電路，其結構示意圖如圖 2.29 (a)所示。其中，p 型材料為氧化亞錫，n 型材料為 氧化鋅，兩者皆使用射頻磁控濺鍍法沉積。p 型氧化亞錫與 n 型氧化鋅薄膜電晶體 之場效載子遷移率分別為 0.33 及 3.5 cm²/V-s，為了彌補 p 型與 n 型薄膜電晶體之 電性差異，以黃光微影製程設計幾何長寬比(W/L)p/(W/L)n為 5。在 VDD為 10 V 時，

其電壓增益可達 17 V/V，雜訊邊界 NMH及 NML分別為 4.29 與 4.35 V，接近理想 值 VDD/2，如圖 2.29 (b)所示[81]。

(a) (b)

圖 2.29 由 Chiu 等人製作之全氧化物 CMOS 反相器 (a)結構示意圖 (b)電壓轉換特性曲線與增益曲線[81]

2016 年，本研究團隊 Li 等人進一步於聚醯亞胺(Polyimide, PI)可撓性塑膠基板 上製作全氧化物半導體互補式邏輯電路，其結構示意圖如圖 2.30 所示。其中，p 型 材料為氧化亞錫，n 型材料為氧化鋅。在幾何長寬比(W/L)p/(W/L)n為 5，VDD為 12 V 時，其電壓增益可達 12 V/V，雜訊邊界 NMH及 NML分別為 6.2 及 3.8 V，如圖 2.31 (a)所示。當元件承受不同曲率半徑的張應變、壓應變時，其電壓轉換特性曲線 如圖 2.31 (b)所示，可以發現當元件承受壓應變時，其結果幾乎與平放(flat)狀態下 相同；反之，承受張應變時，其電壓增益略為下降，但仍能保持電路正常運作[82]。

圖 2.30 由本團隊 Li 等人製作的可撓性全氧化物 CMOS 反相器結構示意圖[82]

(a) (b)

圖 2.31 由本團隊 Li 等人製作的撓性全氧化物 CMOS 反相器 (a)電壓轉換特性曲線與增益曲線

(b)承受應變下之電壓轉換特性曲線與電壓增益變化[82]

2018 年，由 Yang 團隊製作電性優異之全氧化物半導體互補式邏輯電路，在 VDD為 8 V 下其電壓增益高達 142 V/V，並且在 1 cm x 1 cm 的大面積內仍保有相 當不錯之均勻性[49]。該元件製程採用矽基板，p 型材料為氧化亞錫，n 型材料為 氧化銦鎵鋅，兩者皆使用射頻磁控濺鍍法沉積，其結構示意圖如圖 2.32 所示。在 幾何長寬比(W/L)p/(W/L)n為 8，VDD為 8 V 時，其電壓增益高達 142 V/V，雜訊邊 界 NMH及 NML分別為 3.6 及 3.4 V，均相當接近理想值 VDD/2 的位置，電性表現 如圖 2.33 所示。該研究採用相對低溫之製程，具備製作於可撓性塑膠基板上的潛 力，電性表現與薄膜均勻性也相當突出。值得一提的是，通常高的電壓增益須伴隨 高的外加電源 VDD才得以實現，但是該團隊以相當低的外加電源(VDD = 8 V)達到 優異之電性表現，成功降低元件之功率損耗。

圖 2.32 由 Yang 團隊製作的全氧化物 CMOS 反相器結構示意圖[49]

圖 2.33 由 Yang 團隊製作的全氧化物 CMOS 反相器 (a)電壓轉換特性曲線 (b)電壓增益曲線[49]

有關互補式氧化物薄膜電晶體反相器之相關文獻整理於表 2.1，並列出元件相 關參數作為比較。

表 2.1 互補式氧化物薄膜電晶體反相器文獻整理

Year Author Channel Mobility (cm²/V-s)