垂直堆疊式互補式薄膜電晶體反相器文獻回顧

上一小節介紹了互補式氧化物薄膜電晶體反相器之文獻回顧，其結構均為共 平面式(coplanar)，意即 p 型與 n 型薄膜電晶體位於同一平面，屬於互補式薄膜電 晶體反相器中較為常見之結構。然而，隨著半導體製程之演進，不斷微縮元件之二 維尺寸已經快到達物理極限，因此，嘗試往三維空間垂直整合被視為延續摩爾定律 (Moore's law) 的 一 套 方 法 ， 此 方 法 也 被 稱 為 三 維 積 體 電 路 (three-dimensional integrated circuit, 3D IC)技術，目前市面上也已經有產品採用此技術，如：堆疊式圖 像感測器(stacked image sensor)。此方法亦可以應用於薄膜電晶體邏輯電路領域，

因而造就垂直堆疊式(vertically-stacked)結構的 CMOS 反相器。以下將針對垂直堆 疊結構之互補式薄膜電晶體反相器進行文獻回顧。

2011 年，Kim 等人在玻璃基板上以有機半導體薄膜電晶體製作堆疊式 CMOS 反 相 器 ， 其 結 構 如 圖 2.34 (a) 所 示 。 p 型 材 料 為 TIPS-pentacene(6,13-bis(triisopropylsilylethynyl)) 與 PTAA(poly-triarylamine) 混 合 物 ， n 型 材 料 為 PCBM(6,6-phenyl-C61 butyric-acid-methyl-ester)，兩者皆採用溶液旋塗製程塗布。蒸 鍍電極時，利用金屬遮罩(shadow mask)定義 p 型與 n 型電晶體之通道尺寸 W/L 為 2550 μm / 180 μm。此堆疊式 CMOS 在 VDD為 7 V 時電壓增益高達 24 V/V，且具 平衡的雜訊邊界，其 NMH及 NML分別為 2.09 及 2.51 V。製程最高溫度僅為 110

C，因此具有往可撓性基板發展之潛力[88]。

(a) (b)

圖 2.34 由 Kim 等人製作於玻璃基板之有機半導體垂直堆疊式 CMOS 反相器 (a)結構示意圖 (b)電壓轉換特性曲線與增益曲線[88]

同樣 2011 年，Park 等人在玻璃基板上，採用有機及無機半導體材料分別作為 p 型及 n 型薄膜電晶體之通道，組合成 CMOS 反相器，其結構如圖 2.35 (a)所示。

p 型材料為並五苯(pentacene)有機材料，由熱蒸鍍方式成膜；n 型材料為鎵鋅錫氧 化物(GaZnSn-based oxide, GZTO)，由濺鍍法成膜。元件電性表現如圖 2.35 (b)所示，

由電壓轉換特性曲線可以看出其雜訊邊界表現較差，可能為 p 型與 n 型薄膜電晶 體之場效載子遷移率差異所導致。在 VDD為 3、5、8 V 時，電壓增益分別可達 20、

25、52 V/V[89]，由此可知，在外加低電源的情況下仍有不錯之電性表現。值得一 提的是，此篇文獻除了探討有機/無機半導體混合之垂直堆疊式 CMOS 反相器之元 件表現外，也成功將此技術應用於光學閘極(photo-gating)與非揮發式記憶體(non-volatile memory)中[89]。

(a) (b)

圖 2.35 由 Park 等人製作之有機/無機半導體混合之垂直堆疊式 CMOS 反相器 (a)結構示意圖 (b)電壓轉換特性曲線與增益曲線[89]

同樣 2011 年，由 Dindar 團隊在聚苯醚碸(Polyethersulfone, PES)可撓性基板上，

製作出薄膜電晶體通道層材料皆為氧化物半導體所構成(oxide-based)之 CMOS 反 相器，結構如圖 2.36 (a)所示。該元件 p 型材料採用氧化亞銅，n 型材料為非晶氧 化銦鎵鋅(a-IGZO)，皆在室溫下透過射頻磁控濺鍍法沉積。蒸鍍電極時，使用金屬 遮罩定義 p 型通道 W/L 為 4000 μm / 180 μm，n 型則為 400 μm / 180 μm。為了將元 件製作於塑膠基板，製程皆在相對低溫下進行，製程最高溫度只有 150 C。該反相 器之電性表現如圖 2.36 (b)所示，在 VDD為 20 V 時，其電壓增益高達 120 V/V。而 在 VDD為 10 V 時，電壓增益達 30 V/V，雜訊邊界 NMH與 NML分別為 3.39 與 5.28 V。這表現突出的邏輯擺幅(logic-swing)，為薄膜電晶體低溫製程領域之重大突破 [90]。

(a) (b)

圖 2.36 由 Dindar 等人於可撓性塑膠基板上製作高電壓增益之 CMOS 反相器 (a)結構示意圖 (b)電壓轉換特性與增益曲線[90]

2015 年，由 Honda 團隊製作奈米碳管(Carbon Nanotube, CNT)及氧化物半導體 組成互補式邏輯電路於軟性塑膠基板上，並且為首次將其整合製為溫度感測器之 研究[91]。該元件採用聚醯亞胺(Polyimide, PI)塑膠基板，p 型材料為奈米碳管，n 型材料為氧化銦鎵鋅，其結構示意圖如圖 2.37 (b)所示。p 型與 n 型薄膜電晶體之 通道 W/L 皆為 400 μm / 100 μm。在 VDD為 5 V 下其電壓增益約可達 50 V/V，且功 率損耗之表現優異(< 7 nW mm⁻¹)，其電性表現如圖 2.38 所示。此外，該團隊也探 討可撓性元件受彎曲時之電性表現，其結果如圖 2.39 所示。可以發現當元件彎曲 到曲率半徑為 2.8 mm 時，其電特性表現仍相當良好。除此之外，元件經多次彎曲 達 1000 次時(彎曲測試之曲率半徑約小於 6 mm)，其電壓轉換特性曲線同樣幾乎沒 有改變，顯示元件相當優異之穩定性[91]。綜合以上結果，該團隊採用相對低溫之 製程，成功將元件製作於可撓性塑膠基板上，且元件電特性、穩定性表現優異，在 一定程度之應變下，幾乎不會對此元件之電特性造成影響。

(a) (b)

圖 2.37 由 Honda 等人製作之可撓性垂直堆疊式 CMOS 反相器 (a)元件照片 (b)結構示意圖[91]

(a) (b)

圖 2.38 由 Honda 等人製作之可撓性垂直堆疊式 CMOS 反相器 (a)電壓轉換特性與驅動電流曲線 (b)電壓增益特性曲線[91]

(a) (b) (c)

圖 2.39 由 Honda 等人製作之可撓性垂直堆疊式 CMOS 反相器 元件受不同應變下之 (a)電壓轉換特性及 (b)電壓增益特性曲線 (c) 元件經多次彎曲之疲勞性測試(曲率半徑約小於 6 mm)[91]

2016 年，Kwon 等人將噴墨印刷技術(inkjet-printing)首次應用在製作垂直堆疊 式 CMOS 反相器上，其元件結構如圖 2.40 所示。基板為玻璃，元件之通道層皆採 用有機半導體材料。為彌補 p 型與 n 型薄膜電晶體之電性差異，設計幾何長寬比 (W/L)p/(W/L)n 為 0.18。在 VDD為 20 V 時，平均電壓增益為 22.8 V/V。以往 CMOS 反相器製程，經常利用到真空儀器設備，而噴墨印刷技術能夠大大的降低製程成本，

此外，將有機會實現卷對卷(roll-to-roll)製程大幅提升效率[92]。

(a)

圖 2.40 由 Kwon 等人以噴墨印刷技術製作之有機垂直堆疊式 CMOS 反相器 (a)結構示意圖 (b)電壓轉換特性與漏電流曲線(VDD = 20 V)

(c)不同 VDD下之增益變化[92]

有關垂直堆疊式互補式薄膜電晶體反相器之相關文獻整理於表 2.2，並列出元 件相關參數作為比較。

表 2.2 垂直堆疊式互補式薄膜電晶體反相器文獻整理

Year Author Channel Mobility

(cm²/V-s)

將互補式薄膜電晶體反相器作垂直整合能帶來許多優點，如：縮短內部導線長 度進而使寄生電容及寄生電阻減少、可依據 p 型與 n 型薄膜電晶體需求各別選擇 介電層材料與調整介電層厚度…等。更重要的是，能夠藉由垂直整合縮小元件之覆 蓋區(footprint)，如此一來，在單位面積內能夠容納更多元件，或是能夠藉此達到提 升顯示器透光率之目的。

近年來，有關垂直堆疊結構之積體電路研究越來越多，然而，由表 2.2 的文獻 整理可以發現，大多數的垂直堆疊式 CMOS 反相器，其 p 型材料多採用有機半導 體，n 型材料則多以有機半導體，或是技術較為成熟之氧化銦鎵鋅(IGZO)為主，以 全氧化物半導體為通道層材料之研究相對較少。然而，有機半導體之電性表現相當 容易受環境因素影響，隨時間衰變的現象也相對嚴重。相比之下，氧化物半導體材 料較為穩定。其擁有高載子遷移率的優點，並具備在可見光下為透明的特性，因此 相當適合應用於顯示技術領域。

此外，隨著消費性電子產品漸朝輕薄、攜帶便利、耐衝擊等特性發展，使得可 撓性電子元件成為目前之發展趨勢，越來越多研究團隊將電子元件製作於可彎曲 之軟性基板上，並討論元件受彎曲時之電性變化，以及穩定度探討。

綜合以上分析，因而在本研究中，目標開發 p 型與 n 型薄膜電晶體之通道層 皆採用氧化物半導體材料，並且在相對低溫之製程條件下，將垂直堆疊式 CMOS 反相器製作於可撓性塑膠基板上。