以電路實現二階多位元量化積分三角調變器的考量

我們探討了二階多位元量化積分三角 A/D 轉換器的信號雜訊比估測問題，

並試著去提高信號雜訊比在規劃之初所估算的準確度，廣泛地探討各個雜訊問題 之間的相互關係，進而提出改良過後的公式，我們最後的目的就是希望能建立出 一個模型（model），能讓設計者在設計之前先了解會遇到什麼問題，並且此問題 會如何影響到 A/D 轉換器的效能，而我們也將深入了解問題的所在，以及試著 找出最好的解決方法；最後希望此模型能提供一些重要的系統資訊給設計者做參 考，在設計之初也能藉由較準確的信號雜訊比估算，快速引導設計者決定重要參 數的規格（如量化位元數、OSR、取樣頻率…等等），減少重新設計的風險，並 可由公式中找出相關的電路特性，這將有效幫助設計者直觀的了解數學式與電路 參數之間相互的關係。

5.1 以電路實現二階多位元量化積分三角調變器的考量

在建立模型之前，我們必須先了解實現二階多位元量化積分三角調變器的電 路架構為何，我們的目的雖然不是要設計電路，但希望從電路結構得知其中的元 件是否可建立成一個固定的式子，來加以推測在不同的架構下依舊能找出正確的 元件數，如此所建立的模型就具有相當大的彈性。

圖5.1 二階多位元量化架構方塊圖

圖 5.1 為二階多位元量化架構的方塊圖，由圖中可知它由兩個積分器構成二 階雜訊移頻的效果，量化器（Quantizer）的部分將由快閃式（Flash）A/D 轉換器 取代；此外在二階多位元量化架構的電路實現上，還有一些我們需要注意的電路 設計考量：

(1) 數位類比轉換器的線性度：在積分三角調變器的輸出端，我們必須加入 一個多位元 D/A 轉換器回授至兩個積分器與輸入信號相減，這裡在多 位元 D/A 轉換器的設計必須要相當注意它的線性度，也就是積分非線 性誤差（Integral non-linearity error，INL）與微分非線性誤差（differential non-linearity error，DNL）兩個參數；理想的 D/A 轉換器，是將一個數 位碼相對於輸入電壓要維持在1 個 LSB（LSB=FS/2^B）幅度內，可是實 際上 D/A 轉換器對類比電壓轉換的相對幅度有大有小，此不等的轉換 幅度變化量就稱為微分非線性誤差，如圖5.2 所示；而所謂的積分非線 性誤差即為理想的類比轉數位碼之轉換曲線與實際的類比轉數位碼之 轉換曲線的最大偏差量，如圖5.3 所示。

圖5.2 微分非線性誤差

圖5.3 積分非線性誤差

在多位元積分三角調變器中為了增加 D/A 轉換器的線性度，將使用 DEM（Dynamic Element Matching）來改善，圖 5.4 為 3 位元 DEM 的示 意圖，其中包含8 個 D/A 轉換器用的電容。由於在實現 D/A 轉換器的 電路中，我們是使用交換式電容的方法，電容元件的數值都相同，而電 容的切換是由快閃式A/D 轉換器得到的二進位碼（Binary code）轉溫度 計碼（Thermometer code）後來控制，第三章曾經提到電容的不對稱誤 差會影響 A/D 轉換器的訊號雜訊比，而在大量使用電容的情形下此問 題更加嚴重，DEM 電路即針對電容不對稱誤差問題來做改善。

圖5.4 DEM 3 位元 D/A 轉換器

DEM 與一般 D/A 轉換器的不同在於增加了隨機轉換器（Randomizer）

， 傳 統 的 D/A 轉 換 器 若 沒 有 做 隨 機 轉 換 的 動 作 則 溫 度 計 碼

（Thermometer code）將 0、1 訊號有順序性的將電容切換，此順序性的 切換將會產生一個問題，如圖 5.5（b）、5.5（c）的示意圖所示，假設 每一個電容不對稱的情形以不等的區塊面積表示，則傳統的 D/A 轉換 器對於不相稱的問題若無法改善，誤差會隨著順序性的選取愈來愈嚴 重，因為每個電容不對稱的情形是固定的，若依序去切換電容，則不對 稱誤差只會繼續累績增加。

圖5.5 (a)電容理想對稱的情況 (b)當選取 3 個不對稱的電容時 (c)當選取 5 個不對稱的

電容時

若加入隨機轉換器，則由溫度計碼經過隨機處裡後，所要控制選取的電 容元件將不再固定，如圖5.6 所示，雖然電容不相稱的情況依舊存在，

但藉由隨機的選取切換電容，則有可能將此不對稱的情形減少，在經過 多次的隨機切換後，依機率的角度來看隨機選取電容時，不相稱的情形 的確會有效降低 [27]。

圖5.6 (a)隨機選取 4 個不對稱的電容 (b)隨機選取 2 個不對稱的電容

因此 DEM 元件在多位元量化架構中是相當重要的，不過當量化器在 3 位元以下的應用中通常也不被使用，因為使用的D/A 轉換器元件較少，

可在電路的技巧上去加以改善，所以就算使用了 DEM 效果也不顯著 [28]。

(2) 面積問題：我們將整個積分三角調變器分為三部分，分別為積分器、快 閃式A/D 轉換器與 D/A 轉換器，圖 5.7 為快閃式類比數位轉換器的架 構，它的優點就是速度快，且不需複雜的運算，只要利用比較器與輸入 信號相比較即可得知數位碼結果，但卻有個致命的缺點，就是它的比較 器數目是以2^B指數成長，與量化位元數B 有關，這也是快閃式 A/D 轉 換器無法做高解析度而通常只拿來當作次類比數位轉換器（Sub-ADC）

的原因。

圖5.7 快閃式 A/D 轉換器

因為這個缺點，在多位元量化積分三角調變器中使用的量化器一般來說 以不超過6 位元為主。

在考量一些額外的電路設計後，我們將完整的二階多位元量化積分三角調變 的電路以圖5.8 表示。

(a)

(b)

(c)

(d)

圖5.8 (a)二階多位元積分三角調變器電路 (b)隨機轉換器之方塊圖 (c)3 位元的 Butterfly 隨機轉換器 (d)提供 12 個開關隨機切換訊號的隨機訊號產生器 LSFR（Linear Shift Feedback Register）

我們將由電路架構去發現是否可將元件數目寫成一個通式，應用在不同的規 格需求之中。首先觀察系統的D/A 轉換器電容數目，它將以 2^B成長，而取樣電 容的數目則固定在 4 個，因為只採用二階的積分三角調變器；在隨機轉換器 Butterfly 的架構中，使用到很多開關，此開關將隨著量化位元數 B 呈（2^B/2）×3 的數目成長；而隨機訊號產生器LSFR 則考量到 D F/F 將提供 Butterfly 的開關隨 機訊號，所以D F/F 將隨著 Butterfly 的開關數目成長；這些電路的元件數預估是 模型所提供的資訊之一，當設計者在規劃之初即可知道電路的元件數目，則對系 統整體的面積也會有較直觀的估測。

此外我們也必須了解電路元件中對積分三角調變器的限制，除了在第三章所 提到的雜訊問題外，以下我們就以各個問題來做討論：

(1) 開關的 RC 充放電時間：在交換電容式的架構中，開關是由 MOSFET 的閘極電壓來控制導通與開路；當MOSFET 工作在截止區（Cut off）

時，將 MOSFET 視為一個開路的開關；而當 MOSFET 工作在線性區

（Linear region）時，將 MOSFET 視為一個有寄生電阻 Ron 的開關，此 寄生電阻由 MOSFET 的通道產生，如圖 5.9 所示；我們以取樣頻率為 50MHZ 為例，當交換電容式電路在取樣區間時，輸入訊號相當於對一 個RC 電路去充電，此時輸出電壓會成指數成長，如圖 5.10 所示；這裡 對積分三角 A/D 轉換器所產生的限制為取樣區間通常只佔整個時脈週

期（Clock period）的一半，也就是說取樣的時間只有 10ns，因此取樣 電路的輸出電壓必須在 10ns 以內達到穩定，其中充電的時間常數τ = Ron × CL，Ron 可寫成

Ron =

) V V ( C W

L

t GS ox

n −

µ

因此我們為了加快充放電的速度，必須將 MOSFET 的寬長比加大， 雖 然這可以有效的增加速度但這會產生精確度的問題（電荷置入效應、時 脈饋入），所以在速度與解析度之間如何取捨便限制了積分三角A/D 轉 換器的效能。

圖5.9 MOSFET 通道有限電阻

圖5.10 輸出電壓之響應

(2) 運算放大器的限制：在切換式電容積分器中，運算放大器的設計也是不 可大意的。我們首先觀察當取樣頻率為50MHz 時運算放大器的工作，

取樣時間（Sample time）與保持時間（Hold time）各為 10ns；當在取 樣時，運算放大器並沒有被使用到，所以在取樣時間中運算放大器並不 會限制電路的運作；在保持時間中，運算放大器的輸入與輸出之間由電 容形成一回授路徑，如圖5.11 所示。

圖5.11 運算放大器之回授增益

此時運算放大器必須在 10ns 的時間內輸出一個穩定值，也就是說穩定 時間（Settling time）要達到 10ns 的要求；同時回授增益 β 也與穩定時 間有關，當回授增益愈小時，運算放大器的單位增益頻寬fu（unit-gain bandwidth）要設計的愈大，如此也增加設計的困難度，而回授增益 β、

單位增益頻寬fu與穩定時間的關係為 [29]：

β =

2 C 1 C

1 C

+ （5.2）

Settling time = 7 ×

fu

2 1

⋅

⋅

β

π

式（5.3）中我們是定義當輸出電壓達到最終值 ± 0.1％內所需要的時間 為穩定時間。

在建立模型的過程中，我們必須考量以上所有的因素，如此模型所能提供的 資訊可以更加的詳盡與確實。