低雜訊放大器設計原理…

= + − + + ，從式子

可以發現，第一級的低雜訊放大器，如果能提供足夠的增益，則後面 幾級的電路所造成的雜訊貢獻(noise contribution)，將可被低雜訊放大 器的增益消除掉，接收機的雜訊指數只剩下低雜訊放大器本身的雜訊 指數。因此對於一個低雜訊放大器而言，必須要有足夠的增益，與夠 低的雜訊指數，接收機才可以有好的雜訊指數效能。本章節，將分析 如何設計一個低雜訊放大器，因為目前無線通訊網路，是一重要的通 訊系統，所以針對無線通訊網路(2.4GHz、5.2GHz)的使用頻率，來設 計低雜訊放大器，並展示實作結果。

4.2 低雜訊放大器設計原理

根據上一章電晶體雜訊參數的分析，要設計一個好的低雜訊放 大器，需先將該製程所提供的電晶體，依照其所有的種類、Emitter length、width，選出該製程對於雜訊指數最好的電晶體。依照該電晶 體的最小雜訊電流，決定直流偏壓的設計。最後再依照該電晶體以及 其直流偏壓，去設計電路架構，以得到最好的電路效能。因為該章節 的低雜訊放大器，主要是以TSMC SiGe 0.35µm 製程，來設計和實現 電路。因此主要以該製程所提供的電晶體，來分析與設計低雜訊放大 器。

4.2.1 電晶體元件之設計

(1)

雙載子電晶體

在 TSMC SiGe 0.35µm 製程中，總共提供三種型態的 npn 電晶 體，分別為high speed、normal、high voltage，其 大小為 high speed

＞normal＞high voltage，根據上一章的分析，可以發現電晶體的 愈 高，其 會愈低。因此我們使用該製程 最高的 high speed 電晶體，

為低雜訊放大器的設計。

fT

fT

Fmin f_T

(2)

雙載子電晶體

、

之設計

決定好電晶體為high speed，接下來要決定電晶體的 emitter width 和 length。首先，先分析電晶體的 width 大小。因為該製程 npn 電晶 體只提供兩種emitter width，分別為 narrow：0.3µm、wide：0.9µm。

根據上一章對emitter width 的分析，當 width 愈大時，則 會愈大，

因此我們選擇narrow 的 emitter width。

Fmin

上一章的分析，告訴我們 emitter length 愈大時， 會愈小。圖 4.1 為電晶體 emitter length 的設計，因為 為頻率的函數，所以在我 們設計的頻率下，將emitter length 增加，使

Ropt

Ropt

Ropt =50Ω，便能同時達到 input 和 noise matching，此時的 emitter length 便是我們所要的大小。

圖 4.1 Emitter length 之設計

4.2.2 直流偏壓之設計

根據上一章的分析，最小雜訊電流為頻率的函數。圖4.2 中，

為一固定頻率下最小雜訊電流曲線。所以在電晶體的種類與 emitter length、width 設計好後，在我們所設計的頻率下，去找最小雜訊電流 的大小，此電流便為該電晶體的直流偏壓。

Fmin

圖4.2 直流偏壓之設計

4.2.3 射極電感性退化

根據上述的結果，決定好電晶體的大小與直流偏壓後，接下來 便是低雜訊放大器的電路設計。圖 4.3(a)為一射極電感性退化的電 路，圖4.3(b)為小訊號等效電路模型，所以其輸入阻抗為式 4.1。從式 4.1，可以發現在射極下方加一個電感 ，便可以得到實部的輸入阻

抗 。為了要得到input matching，所以令實部的輸入阻抗為 50Ω(式 4.2)，虛部的輸入阻抗為 0(式 4.3)。根據式 4.2、4.3，便可得到 、

4.2.4 中間級匹配(Inter-Stage Matching)

為了增加低雜訊放大器的增益，並且希望不增加額外的功率消