內埋式電感模型化原理

的高頻損耗電阻值，包含集膚效應(skin effect)與介電值損耗效應。

圖5.5 電感器之 π-a 等效電路模型

eff eff

s

eff eff

j C j L j L

c串聯電感Leff (Series Inductance)

[ ]

¹²

[ ]

12

d基材寄生效應 (Substrate Parasitics)

eff eff

s

2

2

5.2 被動元件量測以及工作平台

圖5.6 高頻量測平台

圖5.7 儀器校正

５２

圖5.8 高頻被動元件(電感)實照 SiO2 Layer

A_A’ B_B’

PESiN 0.7um Er=7.5 PSG 0.5um Er = 3.9

HDP 1um Er = 4.1

圖5.9 元件側視圖

５３

5.3 電感模擬、量測與模型之建立

在此篇論文中我們針對π-a 以及 π-b 兩種模型去做比對，結果發現在 10GHz 之內，兩種模型準確度都差不多，所以我們就採用了模型較簡單之π-a 模型。在 論文中我們同時使用了ADS 以及 HFSS 兩套模擬系統去模擬電感的效應， 發覺 利用HFSS 這套軟體以 3-D 模型模擬(圖 5.10 所示)，可比較接近實際電路的結果 (圖 5.11)，但是所花費的時間也較久。之後我們也針對元件封裝後(如圖 5.12 與 圖5.13 所示)的特性加以量測與模擬。

5.4 結論

本論文利用ADS來模擬on-wafer電感的模型電路部分(晶片規格如表 5.1)，模 型電路架構如圖5.14 所示，量測結果可以發現，在 10GHz之內準確度都不錯(圖 5.16 至圖 5.27 所示)，圖 5.15 所示為模擬in-package電感的模型電路，in-package 跟on-wafer的電感模型電路主要的差別是在於多了與基版間的耦合電容C1以及 C2，in-package電感模擬的數據由圖 5.16 至圖 5.27 顯示均與量測的數據相差不 多，故可以證明此電路模型在 10GHz以下已經足夠作為電感元件封裝前以及封 裝後的模型化製作。

５４

圖5.10 電感 3-D 模擬圖

freq (10.00MHz to 40.00GHz)

S(2,1)S(5,6)S(8,7)S(10,9)

圖5.11 電感模擬值與量測值之比較

５５

圖5.12 被動元件封裝圖(正面)

圖5.13 被動元件封裝圖(背面)

５６

圖5.14 On-Chip 電感模型

圖5.15 In-Package 電感模型

Chip Information ind1 ind8

Wafer Process UMC 0.25 RF CMOS Scribe Line Width 100um

電感值(封裝前) L=7.572nH L=5.709nH 表5.1 晶片規格表

５７

0 2 4 6 8 10

Die-Measure Die-Simulate Package-Measure Package-Simulate

圖5.16 Ind1 晶片與封裝模擬與量測值比較(S11大小) Die-Measure

Die-Simulate Package-Measure Package-Simulate

圖5.17 Ind1 晶片與封裝模擬與量測值比較(S21大小)

５８

0 2 4 6 8 10 Die-Measure

Die-Simulate Package-Measure Package-Simulate

圖5.18 Ind1 晶片與封裝模擬與量測值比較(S11相角) Die-Measure

Die-Simulate Package-Measure Package-Simulate

圖5.19 Ind1 晶片與封裝模擬與量測值比較(S21相角)

５９

(Inductor1) S(1,1) Die-Measure Die-Simulate Package-Measure Package-Simulate

圖5.20 Ind1 晶片與封裝模擬與量測值比較(S11 smith chart)

(Inductor1) S(2,1) Die-Measure Die-Simulate Package-Measure Package-Simulate

圖5.21 Ind1 晶片與封裝模擬與量測值比較(S21 smith chart)

６０

0 2 4 6 8 10

Die-Measure Die-Simulate Package-Measure Package-Simulate

圖5.22 Ind8 晶片與封裝模擬與量測值比較(S11大小) Die-Measure

Die-Simulate Package-Measure Package-Simulate

圖5.23 Ind8 晶片與封裝模擬與量測值比較(S21大小)

６１

0 2 4 6 8 10 Die-Measure

Die-Simulate Package-Measure Package-Simulate

圖5.24 Ind8 晶片與封裝模擬與量測值比較(S11相角) Die-Measure

Die-Simulate Package-Measure Package-Simulate

圖5.25 Ind8 晶片與封裝模擬與量測值比較(S21相角)

６２

(Inductor8) S(1,1) Die-Measure Die-Simulate Package-Measure Package-Simulate

圖5.26 Ind8 晶片與封裝模擬與量測值比較(S11 smith chart)

(Inductor8) S(2,1) Die-Measure Die-Simulate Package-Measure Package-Simulate

圖5.27 Ind8 晶片與封裝模擬與量測值比較(S21 smith chart)

６３

第六章

結論以及未來工作

6.1 結論

本論文針對應用於IEEE 802.11a 5.2GHz 規格的 VCO 線路設計，在此篇論文 中，我們設計了一顆針對於IEEE 802.11a 5.2GHz 頻帶範圍的壓控振盪器，以及 一顆包含了 5.2、5.7、5.8GHz 的壓控振盪器，經由模擬與實做之結果發現，在 可調變頻寬方面均與預計規格相差不多，但須考慮因電晶體之 Cgs 對電路造成了 中心頻率偏移的問題，以及對 VCO 之相位雜訊的改善有所影響。本論文也利用 body-biased 結構來改善頻寬，結果顯示調變頻寬都比傳統式的要來的好上許 多。另外我們使用了直接電源偏壓方式以及電感直接下地方式，都可以有效的減 少 1/

f

雜訊，只不過捨棄了傳統式電流源偏壓而改用直接電源偏壓，會造成總體 電路的偏壓電流易隨著製程的飄移而改變，進而影響到總體的效能，這是需要再 做考量的。然而本線路仍然有很多地方需要改進的，我們可以從電路的架構或者 改善被動元件的特性去著手，試著將電路達到最佳化設計，希望能夠將電路做整 合，成為一個完整的系統。另外，在設計高頻電路方面，被動元件的基本特性將 會對電路的效能產生極大的影響，故被動元件的模型化將是未來發展的一個重 點，如果被動元件模型化能夠完整的將電路特性表現出來，那麼對於設計者而言 將是具有非常大的幫助，在設計的初期即可較精確的預期實際電路的特性，這樣 可以避免電路的錯誤，進而節省成本。

６４

6.2 未來工作

在未來的計畫我們可將元件尺寸往下發展，朝向0.13μm 甚至 90nm 去做電 路的模型化設計以及發展高頻電路。在未來本計畫可以與foundry 廠合作來製作 VCO、LNA、Mixer 之 RF 元件，並與封裝廠合作完成元件封裝並完成封裝後之 模型建立，期以達到更實際完美的設計。

６５

參 考 文 獻

[1]Zhenbiao and Kenneth K. O, “A1-V Low Phase Noise Multi-Band CMOS Voltage Controlled Oscillator with Switched Inductors and Capacitors”2004

[2]

A. Hajimiri and T.H. Lee, “Oscillator phase noise: a tutorial,” IEEE J. of Solid-State Circuits, vol.32, No. 3, pp. 326 -336, March 2000.

[3]B. D. Muer, M. Borremans, M. Steyaert and G. L. puma, “A 2-GHzLow- Phase-Noise Integrated LC-VCO Set with Flicker-Noise Upconversion Minimization,” IEEE J. of Solid-State Circuits, vol.35, No. 7, pp. 1034-1038, July 2000.

[4]

C. M. Hung, B. A. Floyd, N. Park, and Kenneth K.O, “Fully integrated 5.35-GHz CMOS VCOs and prescalers,” IEEE Trans. Microwave Theory Tech., vol. 49, No.1,pp. 17-22, Jan. 2000.

[5] IEEE std, Part11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) specifications: High–speed Physical Layer in the 5 GHz Band, 1999 Edition.

[6] P. Andreani, and S. Mattisson, “On the use of MOS varactors in RF VCO’s,” IEEE J. Solid-State Circuits, vol.35, no. 6, pp. 905-910, June 2000.

[7] H. G. Booker, Energy in Electromagnetism, London/New York: Peter Peregrinus, 1982.

[8] C. Patrick Yue, and S. Simon Wang, “On-Chip Spiral Inductors with Patterned Ground Shields for Si-Based RF IC’s,” IEEE J. Solid-State Circuits, Vol. 33, No.5, pp.

743-752, May 1998.

[9] J. Craninckx and M. S. J. Steyaert, “A 1.8-GHz low-phase-noise CMOS VCO using optimized hollow spiral inductors,” IEEE J. Solid-State Circuits, vol.32, pp.

736-744, May 1997.

６６

[10]Ming-Da Tsai and Yi-Hsien Cho and Huei Wang ”A 5-GHz Low Phase Noise Differential Colpitts CMOS VCO” May 2005

[11] C. Samori, S. Levantion, and V. Boccuzzi, “A -94 dBc/Hz@100 KHz fully-integrated, 5-GHz, CMOS VCO with 18% tuning range for Bluetooth applications,” in IEEE Custom Integrated Circuits Conf. Proc., 2001, pp. 201–204.

[12]J. B. Bhattacharjee, D. Mukherjee, S. Nuttinck, and J. Laskar, “A 5.8GHz fully integrated low power phase noise CMOS LC VCO forWLAN applications,” in IEEE MTT-S Dig., Jun. 2002, pp. 585–588.

[13] Y. K. Chu and H. R. Chuang, “A fully integrated 5.8 GHz U-NII band 0.18-μm CMOS VCO,” IEEE Microw. Wireless Compon. Lett., vol. 13, no. 7, pp. 287–289, Jul.

2003.

[14]N. Fong, J. Plouchart, N. Zamdmer, D. Liu, L. Wagner, C. Plett, and N. Tarr,

“Design of wide-band CMOS VCO for multiband wireless LAN applications,” IEEE J. Solid-State Circuits, vol. 38, no. 8, pp. 1333–1342, Aug. 2003.

[15]Sau-Mou Wu, Ron-Yi Liu and Wei-Liang Chen “A 5.8-GHz High Efficient, Low Power, Low Phase Noise CMOS VCO for IEEE 802.11a” 2003

[16] Zhenbiao and Kenneth K. O, “A Low-Phase-Noise and Low-Power Multiband CMOS Voltage-Controlled Oscillator” ,2005

[17]劉堂傑 ” Design for C Band Differential VCO Integrated Circuits”逢甲大學電 子工程學系碩士論文 2004

[18]鄭湘原 “高頻被動元件之研究與製作” 中原大學電子工程學系碩士論文 P.11～P.27

[19]羅日隆 “Low phase noise 2GHz VCOs in 0.18um CMOS” 國立東華大學電機 工程研究所碩士論文 P.6～P.18, 2003

[20]李勝豐 “Design and Implementatino of 2.4GHz Two-Point Voltage-Controlled Oscillators on a Multilayer LTCC Substrate with Embedded Inductors and Capaciors”

６７

國立中山大學通訊工程系碩士論文, 2003

[21] Behzad Razavi, RF Microelectronics, Upper Saddle River, NJ: Prentice Hall, 1998.

[22]李俊毅 “射頻四相位壓控振盪器” 國立成功大學碩士論文, 2003

６８

在文檔中 針對射頻系統之低相位雜訊與高調變頻寬CMOS壓控振盪器設計 (頁 49-0)