頻率合成器

僅就單純的鎖相迴路來看，如上所述，很難一眼看出如何能以有限數量的石 英晶體產生許多信號頻率，來滿足VFO 的快速變換，期能精準如晶體振盪器的 輸出。為求達成此一目標，必須在迴路中增加一些裝置，是為一種可程式除頻器 (programmable divider)。如圖 2.3 所示即為一簡單的頻率合成器方塊圖。

在圖2.3 中，相位檢知器的功能仍為比較兩輸入頻率的差值，在輸出用為控 制的誤差電壓。這兩個輸入其中之一雖仍為外加的參考頻率，但可取自專用的晶 體振盪器，而另一個輸入則已不再是 VCO 本身的輸出頻率。自 VCO 輸出的頻 率，先經一個整數M 相除後，再輸入相位檢知器，與參考頻率相互比較。

１３

圖2.3 簡單的頻率合成器架構

2.2 IEEE 802.11a

本系統設計主要是應用於IEEE 802.11a 通訊協定範圍， IEEE 802.11 Task Group a 乃為繼 802.11b 工作小組之後，所發展出更高速的無線區域網路標準。

IEEE 802.11a 採用 5 GHz 做為傳輸訊號的頻段，主要原因是 2.4 GHz 這個 頻段已經有太多的標準(如 HomeRF、Bluetooth)及產品(如微波爐、嬰兒監視器 等)，產品間常會有訊號干擾的問題發生，因此選擇頻段較乾淨的 5 GHz。另外，

採用正交分頻多工(Orthogonal Frequency Division Multiplexing；OFDM)為調變技 術，OFDM 這項技術可以有效的解決傳輸訊號時所產生的多重路徑衰減問題，

並讓頻道的利用率較一般調變技術好。值得一提的是 IEEE 802.11a 傳輸速率達 54 Mbps，較 802.11b 的速度高五倍[5]。

表2.1 無線區域網路標準

１４

第三章

生於傳送路徑(Transmit path)。為確保不必要的訊號進入調變器或解調器，其影 響因素則完全取決於振盪器訊號之品質，因此必須盡量將相位雜訊降低，而高品 質因素的諧振電路即為低雜訊振盪器的重要設計考量之一。

3.2 電路結構

當前設計壓控振盪器較常見的結構可分為兩種，一種是LC-Tank 振盪器，另 一種則為 Ring 振盪器。若要設計於寬頻段之應用，Ring 振盪器的可調變頻寬 (Tuning Range)大於 LC-Tank 振盪器。然而，以 CMOS 製程而言，Ring 振盪器的 相位雜訊目前仍無法達到相關通訊VCO 規格之要求，因此我們決定以 LC-Tank

圖3.1 較常見的 CMOS VCO 主動電路架構

圖3.2 NMOS 與 PMOS 之相位雜訊比較

１６

3.2.1 CMOS LC-Tank 壓控振盪器基本原理

LC-tank 振盪器基本的操作原理即是利用主動放大電路補償諧振埠寄生電 阻所造成之損秏。如圖3.1，主動電路之轉導為 gm，而諧振埠寄生電阻為 Rp，

則可得諧振頻率及所需gm 值為：

1

m p

g = R (式 3.1)

0

1 f 2

π

LC

= (式 3.2)

圖3.3 為常見的CMOS LC-Tank VCO電路架構，其振盪原理圖 3.4 是利用電晶體 交連耦合對(cross-coupled pair)產生正回授，其輸入阻抗為Rin= -2/gm，如圖 3.4 所示。由交連耦合對組成的主動電路提供了一個負阻抗來補償諧振電路的電阻性 損耗，因此當 R 小於或等於諧振電路之等效並連電阻時就會產生振盪，而振盪_in 頻率將隨著可變電容(Varactor)之值而改變。

圖3.3 LC-tank 振盪器示意圖

圖3.4 LC 並聯振盪電路基本原理圖

１７

圖 3.5 CMOS LC-tank VCO 圖 3.6 VCO 輸入阻抗示意圖

影響壓控振盪器品質的重要參數如下：

(1) 相位雜訊 (2) 可調整頻寬 (3) 振幅大小 (4) 功率損耗

其中則以相位雜訊以及調變頻寬視為最重要之性能考量因素。

3.3 相位雜訊分析

什麼是相位雜訊，簡單來說就是交流信號源品質的優劣。理想的交流信號 源，從頻域的角度來看，為單一頻率。而相位雜訊為何重要?以目前市售無線區 域網路卡(Wireless Local Area Network)產品為例，此產品其中部分方塊功能為射 頻前端電路，裡面就含有射頻信號源，若相位雜訊差，則會影響到鄰近通道，甚 至無法通過如Wi-Fi 通訊協定認證，所以在通訊產品設計初期，其交流信號源之 相位雜訊測試是很重要。

3.3.1 相位雜訊的定義

振盪器中主要的雜訊來源為電阻、電容、電感、電晶體等內部元件的雜訊，

即所謂的熱雜訊(Thermal noise)、散粒雜訊(shot noise)、閃爍雜訊(flicker noise 又 稱 1/f 雜訊)。由於振盪器對於溫度及雜訊相當的敏感，因此，當溫度變化或雜 訊存在時將使振盪器的輸出訊號在振幅、相位及頻率上產生改變，也就是所謂的

１８

AM、PM 及 FM 雜訊。通常由於振盪器輸出振幅被溫度及雜訊影響產生的改變

(a)非時變模型(time invariant)

所謂非時變模型指的是雜訊源不論在任何時候注入 VCO 其所形成的相位 雜訊都是相同的。因此不需要考慮雜訊是在 VCO 輸出波形的任何時間點注入 VCO 電路。(式 3.4)即所謂的 Leeson’s model，它是一個由量測 VCO 頻譜後 curve

１９

fit 所得到的 model，用來描述輸出訊號頻譜中距離振盪頻率∆ω 處的單邊帶 無法對VCO頻譜有 1/(Δω)³region提出合理的解釋，雖然我們都知道是 1/f noise所 造成，但是1/f noise是如何升頻至中心頻率的附近？因此以下將介紹另一種分析 方式(時變分析)，而此分析可以解釋 1/(Δω)³region形成的原因，並應用其結論，

提供除了增加tank Q及訊號大小外的其他方式，用於VCO設計來降低相位雜訊。

(b)時變模型(time variant)

由參考文獻[2]之分析，如圖 3.9 中所示，一個脈衝(impulse)電流注入一個 loss

交越(zero crossing)的時候，如圖 3.10(b)所示，訊號的相位造成了改變，且相位 改變量與注入脈衝大小有關。因此，對於一個振盪器而言，雜訊造成的相位改變 量與注入的脈衝大小是具有相關性，對於雜訊的分析顯然地非時變模型是不足以 完全的描述，因此須採用時變的觀念分析相位雜訊。

圖 3.9 電流脈衝注入 LC-tank 振盪器

圖 3.10 脈衝注入造成振盪訊號的改變

由[2]分析得知，白色雜訊及 1/f noise 會以電流源形式注入 VCO，因此造成 VCO 的相位產生變化，而相位變化的大小與雜訊大小及訊號波形有關。雜訊造 成的相位變化經由相位調變(phase modulation)在 VCO 輸出訊號頻譜的周圍展開 成裙帶狀相位雜訊。最後由相位雜訊時變模型分析結論得知，若要減少1/

( )

Δω ³ region 的相位雜訊及降低Δ

ω

1/ f3，則必須使得VCO 輸出波形越奇對稱(odd-symme -try)越好。而在 CMOS 製程中主動元件具有較高的 1/f noise，電晶體 1/f noise 是 造成VCO 相位雜訊^1/

( )

^{Δω 3}region 的原因，造成相位雜訊表現相當程度地惡化。

所以VCO 在設計時須特別注意訊號波形的對稱性，如此可抑制元件的 1/f noise 以免造成相位雜訊嚴重惡化。而且低1/f noise 的主動元件不僅可減少1/

( )

Δω ³、

２１

( )

²

1/ Δω region 的相位雜訊大小，更可以使其轉角頻率下降。

另外去除主動元件之偏壓電流源的使用，亦可以去掉電流源1/f noise造成相 位雜訊的惡化，原因在於若主動元件的交連耦合對不對稱或是波形不夠奇對稱，

交連耦合對的源極共點有2 倍振盪頻率(2^nd harmonic)的訊號如圖 3.11 所示，使電 流源的1/f noise經由電晶體的通道長度調變效應升頻至中心頻率在 2 倍頻處。中 心頻率在2 倍頻的雜訊將會進入VCO並和fundamental tone做混頻的動作，將 1/f noise載制中心頻率附近，造成相位雜訊的惡化[3][4]。

圖 3.11 電流源造成的相位雜訊

２２

第四章

的相位雜訊。此外，在共振電路部份我們改以 MOSFET 取代變容器(varactor)，

並採用Body-biased 結構來增加調變頻寬。在軟體的部分，我們使用了安捷倫公 司開發的ADS(Advanced Design System)系統來執行電路的模擬，在晶圓製作部 份，我們利用了台灣積體電路公司(TSMC)所提供的 0.18µm 元件模型來設計壓控

Vd

Vd Vd

Vd

Vtune

Body-Biased 結構時，此電路調變頻寬約為 370MHz，使用了 Body-biased 結構之 後調變頻寬約增加了 60%，調變頻寬較寬可以預防製程的誤差所導致的頻率飄 biased

v c o _ 0 2 . . H B _ N O I S E . V t u n e

vco_02..freq[1], GHz

m 5

２４

4.2.1 Body-biased 結構理論

◎MOS 變容器

在CMOS技術中，MOS變容器是最普遍採用的變容元件，因為它總是較易取 得。此外，由於CMOS二氧化矽閘極的介電特性較 p-n 接面來的好，且相對於 p⁺－diffusion 而言，多晶矽閘極和接腳金屬有較低的電阻，因此MOS變容器的 品質因素高於二極體變容器。

在電路設計上，一端直接將 MOS 電晶體的汲極(drain)和源極(source)相連 結在一起，另一端則為閘極(gate)，這樣即形成一個 MOS 變容器。它是利用非 常薄的閘極氧化層當電介質，當元件尺寸不斷的縮小，閘極氧化層的電容會隨著 閘極氧化層的厚度變薄而增加。此外，縮小技術會使得 MOS 變容器有較好的 品質因素，因為寄生電阻會隨著通道長度縮小而減少。接下來我們將會介紹幾個 MOS 變容器的結構及其操作原理。

(a) NMOS 變容器

圖4.3(a) 為汲極和源極連結在一起的 NMOS 變容器之橫截面圖，調變特性 如圖4.3(b) 所示，其控制電壓V_SG =V_S −V_G。然而，NMOS 變容器的缺點為對於 基材感應的雜訊較敏感，因為它無法實現於分隔的p－well 內。此外，由於 n－

well 的掺雜濃度大於 p 型基材，如果設計重點為品質因素，那麼 PMOS 的表現 會優於NMOS。所以我們的設計將會集中於 PMOS 變容器，稍後也將會詳細的 介紹PMOS 電容的行為。

圖4.3 NMOS 變容器(a) 橫截面圖 (b)調變特性

２５

(b)PMOS

我們都知道將MOS電晶體的汲極、源極和基底相連結在一起，即可形成一 個MOS電容器，電容值與閘極和基底間的電壓VBG相關。至於PMOS變容器的橫 截面如圖 4.4(a) 所示，Cmos相對於VBG的行為如圖 4.4(b) 所示。當VBG>|VT|時，

反轉通道會產生電洞，這裡的VT是PMOS電晶體的起始電壓(VT < 0)。當VBG>>|VT| 時，MOS電容器工作於強反轉區，元件表現出電晶體行為。另一方面，對某些 電壓VG>VB，MOS元件進入壘增區，電壓在氧化層與半導體間是正值且高到足以 允許電子自由移動。因此在強反轉與累增區，MOS 電容器的Cmos電容值為

ox ox

ox

C A ε t

= ，其中A、tox是電晶體通道面積和氧化層厚度。

圖4.4 PMOS 變容器 (a)橫截面圖 (b)調變特性

VBG可再被分為三個區間：中反轉(moderate inversion)、弱反轉(weak inversion) 及空乏區(depletion) [6]。在這些區間有少數或更少數電荷載子在氧化層表面，引 起MOS元件之電容值衰退，也就是說C_mos <C_ox，此時總電容Cmos 可以被模組化 為Cb與Ci並聯後再與Cox串聯。Cb為空乏區電容，Ci則為反轉區間電容。如果當 Cb主導整個電容，MOS元件工作在空乏區；如果當Ci主導整個電容，MOS元件 正工作在中反轉區；如果不是Cb與Ci所主導，則MOS元件工作在弱反轉區。

２６

◎ 反轉模式MOS 變容器 (Inversion-Mode MOS Varactor)

由圖4.5(b)我們觀察到，小訊號在偏壓VBG之VBG − Cmos特性。Cmos的非單調 函數會造成電路的可調能力受損。欲得到一個幾乎是CMOS的單一函數方法，就

由圖4.5(b)我們觀察到，小訊號在偏壓VBG之VBG − Cmos特性。Cmos的非單調 函數會造成電路的可調能力受損。欲得到一個幾乎是CMOS的單一函數方法，就

在文檔中 針對射頻系統之低相位雜訊與高調變頻寬CMOS壓控振盪器設計 (頁 14-0)