章節概述

本論文一共分為六個章節，在本論文的第一章是此論文的導論，第二章節則 介紹一些高頻接收器理論以及架構，在第三章主要是講解壓控振盪器(VCO)的基 本架構以及理論參數，第四章開始進入本論文的重點，也就是低雜訊高調變頻寬 的壓控振盪器之設計，以及其理論說明，在這裡我們使用了安捷倫(Agilent)所設 計開發的軟體ADS(Advan- ce Design System)來執行模擬，並透過台積電 0.18µm 製成來完成電路的製作，再請國家晶片設計中心(CIC)來協助完成電路的量測。

由於射頻系統為主被動元件所組成，除了著重於主動元件CMOSFET 之外，被 動元件(RLC)特性也會影響到電路的表現，因此準確的量測以及模型建立，將可 使得電路功能更完整。所以，在第五章的部分我們則針對高頻被動元件的量測以 及模擬做討論。在這個部分我們藉由日月光半導體公司的協助，使用其網路分析 儀以及高頻量測平台完成封裝前以及封裝後的被動元件量測，最後透過ADS 以 及HFSS 這兩套軟體來模擬被動元件參數以及其高頻模型之建立。第六章為結論 以及未來工作之計畫。

１１

第二章

高頻接收器理論

2.1 接收器架構

在無線通訊系統電路中，可分為二個部分(如圖 2.1)，一個為接收機另一個 為發射機。從發射機的架構來看，是由基頻訊號和LO 輸出訊號混頻之後，再經 由帶通濾波器將訊號提供給功率放大器。在設計的考量上，升頻混頻器在發射機 端因為基頻訊號夠大，不怕被雜訊干擾，所以比較不用考慮雜訊指數，而必須較 考慮IF 和 LO 混頻器之隔絕度，因為混頻器輸出的升頻訊號，和 LO 的振盪頻 率通常較靠近，所以必須考慮其隔絕度。

圖2.1 無線通訊收發機架構

2.1.1 鎖相迴路

本地振盪器對於鎖相迴路來說是一個很重要的元件，如圖2.2 所示，為一基 本的鎖相迴路方塊圖。在迴路中包含一個相位檢知器(phase detector)，一個電壓 控制振盪器(VCO)以及一個低通濾波器，又常稱為迴路濾波器(loop filter)。當外 加的參考訊號與 VCO 的輸出在相位檢知器中比較後，即會產生誤差信號(error signal)，誤差信號電壓的大小，與二輸入信號的相位差成正比。誤差電壓經過低 通迴路濾波後，成為VCO 的控制電壓。

１２

X

^{環路濾波器}

A N

持為一定值，是為相位鎖定(phase-locked)。

當迴路開始運作時，VCO 的輸出為其自主頻率(free-running frequency)，亦 即為控制電壓為零時之振盪頻率。由於當時的迴路尚未鎖定，這一頻率可能與參 考頻率不相同，相位檢知器將因兩者頻率之差而產生控制電壓，已使VCO 輸出 頻率改變，直至其與外來之參考頻率相等，這一過程稱為鎖相取得(acquisition of phase lock)。當鎖相一但取得後，迴路即可一值保持鎖定。在 VCO 中若有任何 頻率改變的傾向，將都會使控制電壓改變以使迴路回到鎖定狀態。

2.1.2 頻率合成器

僅就單純的鎖相迴路來看，如上所述，很難一眼看出如何能以有限數量的石 英晶體產生許多信號頻率，來滿足VFO 的快速變換，期能精準如晶體振盪器的 輸出。為求達成此一目標，必須在迴路中增加一些裝置，是為一種可程式除頻器 (programmable divider)。如圖 2.3 所示即為一簡單的頻率合成器方塊圖。

在圖2.3 中，相位檢知器的功能仍為比較兩輸入頻率的差值，在輸出用為控 制的誤差電壓。這兩個輸入其中之一雖仍為外加的參考頻率，但可取自專用的晶 體振盪器，而另一個輸入則已不再是 VCO 本身的輸出頻率。自 VCO 輸出的頻 率，先經一個整數M 相除後，再輸入相位檢知器，與參考頻率相互比較。

１３

圖2.3 簡單的頻率合成器架構

2.2 IEEE 802.11a

本系統設計主要是應用於IEEE 802.11a 通訊協定範圍， IEEE 802.11 Task Group a 乃為繼 802.11b 工作小組之後，所發展出更高速的無線區域網路標準。

IEEE 802.11a 採用 5 GHz 做為傳輸訊號的頻段，主要原因是 2.4 GHz 這個 頻段已經有太多的標準(如 HomeRF、Bluetooth)及產品(如微波爐、嬰兒監視器 等)，產品間常會有訊號干擾的問題發生，因此選擇頻段較乾淨的 5 GHz。另外，

採用正交分頻多工(Orthogonal Frequency Division Multiplexing；OFDM)為調變技 術，OFDM 這項技術可以有效的解決傳輸訊號時所產生的多重路徑衰減問題，

並讓頻道的利用率較一般調變技術好。值得一提的是 IEEE 802.11a 傳輸速率達 54 Mbps，較 802.11b 的速度高五倍[5]。

表2.1 無線區域網路標準

１４

第三章

生於傳送路徑(Transmit path)。為確保不必要的訊號進入調變器或解調器，其影 響因素則完全取決於振盪器訊號之品質，因此必須盡量將相位雜訊降低，而高品 質因素的諧振電路即為低雜訊振盪器的重要設計考量之一。

3.2 電路結構

當前設計壓控振盪器較常見的結構可分為兩種，一種是LC-Tank 振盪器，另 一種則為 Ring 振盪器。若要設計於寬頻段之應用，Ring 振盪器的可調變頻寬 (Tuning Range)大於 LC-Tank 振盪器。然而，以 CMOS 製程而言，Ring 振盪器的 相位雜訊目前仍無法達到相關通訊VCO 規格之要求，因此我們決定以 LC-Tank

圖3.1 較常見的 CMOS VCO 主動電路架構

圖3.2 NMOS 與 PMOS 之相位雜訊比較

１６

3.2.1 CMOS LC-Tank 壓控振盪器基本原理

LC-tank 振盪器基本的操作原理即是利用主動放大電路補償諧振埠寄生電 阻所造成之損秏。如圖3.1，主動電路之轉導為 gm，而諧振埠寄生電阻為 Rp，

則可得諧振頻率及所需gm 值為：

1

m p

g = R (式 3.1)

0

1 f 2

π

LC

= (式 3.2)

圖3.3 為常見的CMOS LC-Tank VCO電路架構，其振盪原理圖 3.4 是利用電晶體 交連耦合對(cross-coupled pair)產生正回授，其輸入阻抗為Rin= -2/gm，如圖 3.4 所示。由交連耦合對組成的主動電路提供了一個負阻抗來補償諧振電路的電阻性 損耗，因此當 R 小於或等於諧振電路之等效並連電阻時就會產生振盪，而振盪_in 頻率將隨著可變電容(Varactor)之值而改變。

圖3.3 LC-tank 振盪器示意圖

圖3.4 LC 並聯振盪電路基本原理圖

１７

圖 3.5 CMOS LC-tank VCO 圖 3.6 VCO 輸入阻抗示意圖

影響壓控振盪器品質的重要參數如下：

(1) 相位雜訊 (2) 可調整頻寬 (3) 振幅大小 (4) 功率損耗

其中則以相位雜訊以及調變頻寬視為最重要之性能考量因素。

3.3 相位雜訊分析

什麼是相位雜訊，簡單來說就是交流信號源品質的優劣。理想的交流信號 源，從頻域的角度來看，為單一頻率。而相位雜訊為何重要?以目前市售無線區 域網路卡(Wireless Local Area Network)產品為例，此產品其中部分方塊功能為射 頻前端電路，裡面就含有射頻信號源，若相位雜訊差，則會影響到鄰近通道，甚 至無法通過如Wi-Fi 通訊協定認證，所以在通訊產品設計初期，其交流信號源之 相位雜訊測試是很重要。

3.3.1 相位雜訊的定義

振盪器中主要的雜訊來源為電阻、電容、電感、電晶體等內部元件的雜訊，

即所謂的熱雜訊(Thermal noise)、散粒雜訊(shot noise)、閃爍雜訊(flicker noise 又 稱 1/f 雜訊)。由於振盪器對於溫度及雜訊相當的敏感，因此，當溫度變化或雜 訊存在時將使振盪器的輸出訊號在振幅、相位及頻率上產生改變，也就是所謂的

１８

AM、PM 及 FM 雜訊。通常由於振盪器輸出振幅被溫度及雜訊影響產生的改變

(a)非時變模型(time invariant)

所謂非時變模型指的是雜訊源不論在任何時候注入 VCO 其所形成的相位 雜訊都是相同的。因此不需要考慮雜訊是在 VCO 輸出波形的任何時間點注入 VCO 電路。(式 3.4)即所謂的 Leeson’s model，它是一個由量測 VCO 頻譜後 curve

１９

fit 所得到的 model，用來描述輸出訊號頻譜中距離振盪頻率∆ω 處的單邊帶 無法對VCO頻譜有 1/(Δω)³region提出合理的解釋，雖然我們都知道是 1/f noise所 造成，但是1/f noise是如何升頻至中心頻率的附近？因此以下將介紹另一種分析 方式(時變分析)，而此分析可以解釋 1/(Δω)³region形成的原因，並應用其結論，

提供除了增加tank Q及訊號大小外的其他方式，用於VCO設計來降低相位雜訊。

(b)時變模型(time variant)

由參考文獻[2]之分析，如圖 3.9 中所示，一個脈衝(impulse)電流注入一個 loss

交越(zero crossing)的時候，如圖 3.10(b)所示，訊號的相位造成了改變，且相位 改變量與注入脈衝大小有關。因此，對於一個振盪器而言，雜訊造成的相位改變 量與注入的脈衝大小是具有相關性，對於雜訊的分析顯然地非時變模型是不足以 完全的描述，因此須採用時變的觀念分析相位雜訊。

圖 3.9 電流脈衝注入 LC-tank 振盪器

圖 3.10 脈衝注入造成振盪訊號的改變

由[2]分析得知，白色雜訊及 1/f noise 會以電流源形式注入 VCO，因此造成 VCO 的相位產生變化，而相位變化的大小與雜訊大小及訊號波形有關。雜訊造 成的相位變化經由相位調變(phase modulation)在 VCO 輸出訊號頻譜的周圍展開 成裙帶狀相位雜訊。最後由相位雜訊時變模型分析結論得知，若要減少1/

( )

Δω ³ region 的相位雜訊及降低Δ

ω

1/ f3，則必須使得VCO 輸出波形越奇對稱(odd-symme -try)越好。而在 CMOS 製程中主動元件具有較高的 1/f noise，電晶體 1/f noise 是 造成VCO 相位雜訊^1/

( )

^{Δω 3}region 的原因，造成相位雜訊表現相當程度地惡化。

所以VCO 在設計時須特別注意訊號波形的對稱性，如此可抑制元件的 1/f noise 以免造成相位雜訊嚴重惡化。而且低1/f noise 的主動元件不僅可減少1/

( )

Δω ³、

２１

( )

²

1/ Δω region 的相位雜訊大小，更可以使其轉角頻率下降。

另外去除主動元件之偏壓電流源的使用，亦可以去掉電流源1/f noise造成相 位雜訊的惡化，原因在於若主動元件的交連耦合對不對稱或是波形不夠奇對稱，

交連耦合對的源極共點有2 倍振盪頻率(2^nd harmonic)的訊號如圖 3.11 所示，使電 流源的1/f noise經由電晶體的通道長度調變效應升頻至中心頻率在 2 倍頻處。中 心頻率在2 倍頻的雜訊將會進入VCO並和fundamental tone做混頻的動作，將 1/f noise載制中心頻率附近，造成相位雜訊的惡化[3][4]。

圖 3.11 電流源造成的相位雜訊

２２

第四章

的相位雜訊。此外，在共振電路部份我們改以 MOSFET 取代變容器(varactor)，

並採用Body-biased 結構來增加調變頻寬。在軟體的部分，我們使用了安捷倫公 司開發的ADS(Advanced Design System)系統來執行電路的模擬，在晶圓製作部 份，我們利用了台灣積體電路公司(TSMC)所提供的 0.18µm 元件模型來設計壓控

Vd

Vd Vd

Vd

Vtune

Body-Biased 結構時，此電路調變頻寬約為 370MHz，使用了 Body-biased 結構之

Body-Biased 結構時，此電路調變頻寬約為 370MHz，使用了 Body-biased 結構之

在文檔中 針對射頻系統之低相位雜訊與高調變頻寬CMOS壓控振盪器設計 (頁 12-0)