升降頻電路設計

本升降頻電路可以拆成升頻電路和降頻電路，分別打樣於PCB 板的正面與背 面，如圖 3.10 升降頻電路配置，橘色框的 Switch 是控制 VGA 的增益和 PA 的功 率偵測(Power Detector)引腳，藍色則是控制接收端和發射端 Mixer 的啟動功能和倍 頻功能，本章節將介紹各元件的性能，並說明電路的配置想法。

圖 3.10 升降頻電路配置

3.5.1 元件介紹

本小節內容承接3.3 晶片選則與考量，將對各個元件做介紹，以利於後續對整 體系統性能分析和電路佈局的說明，元件見表 3-6 升降頻電路材料表。

Component Number Freq RF(GHz) Qty

VGA HMC625BLP5E 3GHz to 4.5GHz 1 Mixer LTC5549 6GHz to 14 GHz 2 PA HMC952ALP5GE 5GHz to 12GHz 1 LNA HMC564LC4 7GHz to 14 GHz 1 IFAmp HMC326MS8G DC to 5GHz 1

DIP switch 78J04T DC 3

Variable Resistor PVG3K203C01 DC 1 表 3-6 升降頻電路材料表

doi:10.6342/NTU202100829

51

可變增益放大器(Variable Gain Amplifier, VGA)

升頻電路的中頻放大器選用Analog Device 的 HMC625BLP5E，它是一款數控 可變增益放大器，其工作頻率範圍為DC 至 5 GHz，並且可以進行編程，以 0.5 dB 的步進提供從13.5 dB 的衰減到 18 dB 的增益。HMC625BLP5E，是一款數控可變 增益放大器，其工作頻率範圍為DC 至 5 GHz，並且可以進行編程，以 0.5 dB 的步 進提供從13.5 dB 的衰減到 18 dB 的增益，其中控制方式又分為兩種，一是透過序 列周邊介面(Serial Peripheral Interface, SPI)方式控制，第二是邏輯狀態控制的方式，

由 D0-D5 的腳位進行控制，其邏輯狀態對應增益如下表所示，本電路的設計採用 第二種控制方式，表 3-7 邏輯狀態與晶片相對於最大增益之對照表，圖 3.11 為該 晶片的腳位配置圖，表 3-8 晶片參數規格整理[17]。

Control Voltage Input Gain Relative to Maximum Gain

D5 D4 D3 D2 D1 D0

doi:10.6342/NTU202100829

52

圖 3.11 可變增益放大器功能圖[17]

Parameter Typical value Units Gain (Maximum Gain State) 18 (DC - 3.0 GHz)

13 (3.0 - 5.0 GHz) dB OP1dB 19 (DC - 3.0 GHz)

16 (3.0 - 5.0 GHz) dBm Output Third Order Intercept Point (OIP3) 32 dBm

Gain Control Range 31.5

(Gain Control in 0.5 dB Steps) dB

本升降頻電路的混頻器採用 Linear Technology 公司的 LTC5549，是一款可用 於上變頻或下變頻，射頻端口設計用於2GHz 至 14GHz 頻段，而 IF 端口則操作在 500MHz 至 6GHz，集成的 LO 內部設有緩衝放大器支持 1GHz 至 12GHz 的 LO 頻 率，僅需要 0dBm 的 LO 功率即可驅動晶片運作，並可以通過數位控制啟用內部 LO 倍頻器，允許一半的 LO 輸入頻率操作，圖 3.12 混頻器功能圖，表 3-9 混頻 器規格整理[18]。

doi:10.6342/NTU202100829

53

圖 3.12 混頻器功能圖[18]

Parameter Typical value Units

LO to RF Leakage <–30 dBm

LO to IF Leakage <–27 dBm

Supply Voltage 3.3 V

Supply Current 115 mA

Downmixer Application with LO Doubler Off

Conversion Loss 7.8 - 9.4 dB SSB Noise Figure 7.9 - 10.4 dB Input 1dB Compression 14.3 dBm Input 3rd Order Intercept 22.8-26 dBm

Upmixer Application with LO Doubler Off

Conversion Loss 7.7 - 10.7 dB SSB Noise Figure 7.8 - 11.1 dB Input 1dB Compression 15.5 dBm Input 3rd Order Intercept 19.9-26 dBm

表 3-9 混頻器規格整理[18]

功率放大器(Power Amplifier, PA)

HMC952ALP5GE 是一款四級放大器，它具有四個 Vdd 和四個 Vgg 分別控制 每一級放大器，具有溫度補償的功率檢測功能，但該功能尚未應用至升降頻系統中，

該放大器的工作頻率在8 至 14 GHz 之間，提供 32dB 的增益和 34.5dBm 的飽和輸 出功率，亦具有高達43 dBm 的 IP 3，非常適合線性應用，例如點對點和點對多點

doi:10.6342/NTU202100829

54

無線電，或者衛星應用，圖 3.13 功率放大器功能圖[19]，表 3-10 功率放大器規格 整理[19]。官方建議的晶片啟動順序：

1. 設置 Vgg 到-2V

2. 設置 Vdd 到資料表給的典型電壓值(6V)

3. 調整 Vgg 直到總電流 Idd 到資料表給的典型值 4. 反向操作即為關閉之步驟

圖 3.13 功率放大器功能圖[19]

Parameter Typical value Units Frequency Range 8-9 9-13 13-14 GHz

Gain 31 32 30.5 dB

Output Power for 1 dB Compression (P1dB) 33 33 34 dBm Output Third Order Intercept (IP 3) 43 dBm

Noise figure 5 dB

Supply Voltage 6 V

Supply Current 1400 mA

表 3-10 功率放大器規格整理[19]

doi:10.6342/NTU202100829

55

低雜訊放大器(Low Noise Amplifier, LNA)

HMC564LC4 是高動態範圍低噪聲放大器，在 7 至 14 GHz 的頻率範圍內工作，

在整個工作頻段內具有非常平坦的小信號增益和低噪聲係數。這種自偏壓的 LNA

具有穩定的輸出功率，非常適合微波無線電，圖 3.14 低雜訊放大器功能圖，表 3-11 低雜訊放大器規格整理[20]。

圖 3.14 低雜訊放大器功能圖[20]

Parameter Typical value Units Frequency Range 7 – 14 GHz

Gain 17 dB

Output Power for 1 dB Compression (P1dB) 13 dBm Output Third Order Intercept (IP 3) 25 dBm

Noise figure 1.8 dB

Supply Voltage 3 V

Supply Current 51 mA

表 3-11 低雜訊放大器規格整理[20]

doi:10.6342/NTU202100829

56

中頻放大器(Intermediate Frequency Amplifier, IFAMP)

HMC326MS8G 是工作在 3.0 至 4.5 GHz 之間的驅動放大器，該放大器採用低 成本表面貼裝8 引線封裝和裸露底座進行封裝，以改善 RF 和熱性能，不使用放大 器時，可以使用掉電功能來節省電流。 內部電路匹配經過優化，可提供大於 40％

的PAE，圖 3.15 中頻放大器功能圖[21]，表 3-12 中頻放大器晶片規格[21]。

圖 3.15 中頻放大器功能圖[21]

Parameter Typical value Units Frequency Range 3.0 – 4.5 GHz

Gain 21 dB

Output Power for 1 dB Compression (P1dB) 23.5 dBm Output Third Order Intercept (IP 3) 36 dBm

Noise figure 5 dB

Supply Voltage 5 V

Supply Current 130 mA

表 3-12 中頻放大器晶片規格[21]

doi:10.6342/NTU202100829

57

指撥開關

指撥開關使用的是Grayhill 公司的 78J04T，每一個開關可以切換 2 個隔離線 路，如圖 3.16 指撥開關功能圖所示，該指撥開關只需將電路其中一端相連接，即 可完美實現單軸雙切(Single Pole Double Throw, SPDT)的功能，這是一般單軸單切 (Single Pole Double Throw, SPDT)的指撥開關無法辦到的，它可以實現讓數位控制 選擇接高電位或低電位，而非連通或斷路，其接法如圖 3.17 所示。圖 3.17 78J04T 實現SPDT 的接線示意圖

圖 3.16 指撥開關功能圖[22]

圖 3.17 78J04T 實現 SPDT 的接線示意圖

doi:10.6342/NTU202100829

58

3.5.2 性能分析

了解所有的晶片規格後，可以使用Analog Device 公司的輔助軟件 ADISimRF 對電路鏈進行計算，以協助計算整個電路串接後的總增益、P1dB、IP3 和雜訊指數

Stage1 Stage2 Stage3

VGA Mixer PA

doi:10.6342/NTU202100829

59

Analysis Unit

Power Gain 34.9 dB

Stage1 Stage2 Stage3

LNA Mixer IFAMP

Analysis Unit

Power Gain 28.5 dB Layer)，作為 RF 走線的板層，使用材質為 RO4350，厚度為 0.254mm (材質與厚度 的選擇是根據官方評估板的設計)，其中間板層為 pp 層(Prepreg Layer)，接合上下 兩層所使用，材質為TU-768，厚度為 0.889mm，升降頻電路疊構見圖 3.19，材質 參數見下表 3-17，中間的板材由廠商協助配置的，為了降低成本選擇較為便宜的

doi:10.6342/NTU202100829

Layer Type Thickness (mil)

Top side solder mask 0.70 mils

doi:10.6342/NTU202100829

61

3.5.4 電路佈局

電路的佈局嚴格遵守3.4 節的內容，此外設計方面盡可能的縮小面積以減少不 必要的傳輸線走線距離，也將電源線和數位控制線匯集成一個 2×7 的排針，以利 於後續上電的便利，作為單一天線收發的的升降頻電路，為了方便與切換電路的接 收端與發射端相連，本升降頻電路的RF 端須設計在板子同一側邊，考量混頻器的 引腳位置，若接收端與發射端的混頻器需安置在同一層，勢必有一端的引腳需透過 繞線方式到板邊，如圖 3.20 同一平面電路佈局，不僅增加不必要的面積走線，也 使得DIP 封裝(dual in-line package)的排針與 Switch 元件沒足夠空間配置，並排過 近的IF 和 LO 也會使後續的系統整合不方便，因此選擇雙面打樣元件的方式，讓 其中一端的電路佈置於背板，以解決上述情形，也讓整個電路具有對稱性，以利於 後續操作，如圖 3.21 正反面電路佈局。

圖 3.20 同一平面電路佈局

圖 3.21 正反面電路佈局

doi:10.6342/NTU202100829

62

升降頻電路的電路圖如圖 3.22 和圖 3.23 所示，VGA 和混頻器的數位控制線 連接至Switch 元件，該原件可以選擇讓晶片的引腳接至電源端或是地(Ground)，保 守估計一個排線的耐流為 1000 mA，而功率放大器的電流供應就需 1400 mA，因 此在排針上設計兩個端口作為功率放大器的電源供應，其目的是分流，然而整體電 路最大的電流迴路發生在地線，總電流約莫1900 mA，排針上亦有兩個端口用於地 線，亦為提供分流用途。

功率放大器的電源引腳Vdd(包含 Vdd1、Vdd2、Vdd3 和 Vdd4，共四個引腳) 共用同一組電壓源，而引腳Vgg(包含 Vgg1、Vgg2、Vgg3 和 Vgg4，共四個引腳) 也一起共用同一個電壓源，其中電源與引腳 Vgg 之間設有一可變電阻，其目的是 藉由分壓的方式調整對該引腳的電壓供應，調整幅度為Vgg(電源供應的電壓值)到 0V。

圖 3.22 發射端的電路圖

doi:10.6342/NTU202100829

63

圖 3.23 接收端的電路圖

見圖 3.24 升降頻電路之 PCB 線路佈局圖，發射電路設計在頂層(第一層)，而 接收電路設計在底層(第四層)，對於發射電路的 RF 訊號而言，線路在頂層，而第 二層作為RF 線路的地所使用，因此第三層和第四層是被隔絕的，可以利用該區域 進行數發射電路的位和電源的走線，反之對於接收電路的RF 訊號，第一層和第二 層是被隔絕的，該區域可以作為接收電路的數位和電源的走線使用。

圖 3.24 升降頻電路之 PCB 線路佈局圖

doi:10.6342/NTU202100829

64

圖 3.25 升降頻電路頂層佈局圖

圖 3.26 升降頻電路第二層佈局圖

圖 3.27 升降頻電路第三層佈局圖

圖 3.28 升降頻電路底層佈局圖

doi:10.6342/NTU202100829

65