整合環形陣列天線之射頻收發器設計與系統特性驗證

doi:10.6342/NTU202100829

國立臺灣大學電機資訊學院電信工程學研究所 碩士論文

Graduate Institute of Communication Engineering College of Electrical Engineering and Computer Science

National Taiwan University Master Thesis

整合環形陣列天線之射頻收發器設計與系統特性驗證 RF Transceiver Design and System Characteristic

Verification with Integrated Circular Array

鄭登耀 Den-Yao Zheng

指導教授：周錫增 博士 Advisor: Hsi-Tseng Chou, Ph.D.

中華民國 110 年 2 月

February 2021

doi:10.6342/NTU202100829

doi:10.6342/NTU202100829

i

中文摘要

本論文整合環形陣列天線之射頻收發器設計，環形陣列天線由23 個子陣列和

波束成形網路組合而成，每個子陣列由八個韋瓦第天線和一個一分八路 T 型功率

分配器組成，工作頻率操作於10 GHz，每個子陣列增益為 11.43 dBi，而波束成形 網路由二維龍伯透鏡實現，環型陣列天線的增益為19.2 dBi，可產生 36°、24°、12°、

0°、-12°、-24°、-36°的掃瞄角度。

射頻收發器可分為升降頻電路、切換電路和鎖相迴路振盪器所構成，升降頻電 路由混頻器、可變增益放大器、中頻放大器、功率放大器和低雜訊放大器構成，射 頻端操作頻率為8 GHz 到 12 GHz，中頻端操作頻率為 3 GHz 到 4.5 GHz，訊號從 中頻升到射頻提供32dB 的增益，訊號從射頻降到中頻提供 30dB 的增益；切換電 路由兩個單刀雙擲開關和兩個單刀四擲開關組成，可以使用微控制器或是指撥開 關控制傳輸路徑，於10GHz 的損耗為 5.8dB；鎖相迴路振盪器輸出頻率從 3.4GHz 到6.8GHz，內部共有 13 個暫存器，可透過為控制器修改暫存器內容，設定輸出頻 率。

將環形陣列天線和射頻收發器整合量測，驗證電子式水平掃描的功能，確認升 降頻電路能給予環形陣列天線額外增益，並使用軟體無線電驗證數位通訊傳輸的 可行性。

關鍵字：環形陣列、波束成型系統、電子式波束掃描、射頻收發器

doi:10.6342/NTU202100829

ii

ABSTRACT

This paper integrates the RF transceiver design of the circular array antenna. The circular array antenna is composed of 23 sub-arrays and a beamforming network. Each sub-array is composed of eight Vivaldi antennas and an eight-way T-type power divider.

The frequency is operating at 10 GHz, and the gain of each sub-array is 11.43 dBi. The beamforming network is realized by a 2D Luneburg lens. The gain of the ring array antenna is 19.2 dBi, which can scan angles of 36°, 24°, 12°, 0° -12°, -24°, -36°.

The RF transceiver can be divided into up/down converter, switching circuit and phase-locked oscillator. The up/down converter is composed of mixer, variable gain amplifier, IF amplifier, power amplifier and low noise amplifier. The RF is operating at 8 GHz to 12 GHz, and the IF is operating at 3 GHz to 4.5 GHz. The signal rises from the IF to the RF to provide a gain of 32dB, and the signal falls from the RF to the IF to provide a gain of 30dB; the switch circuit consists of two SPDT switch and two SP4T switches can be used to control the transmission path by using a microcontroller or a DIP switch.

The loss at 10GHz is 5.8dB; The output frequency of the phase-locked loop oscillator is from 3.4GHz to 6.8GHz. There are 13 registers. The output frequency can be set by modifying the contents of the register for the microcontroller.

Integrate measurement with circular array antenna and RF transceiver to verify the function of electronic horizontal scanning. The up/down converter circuit can give the circular array antenna additional gain. Use SDR to verify the feasibility of digital communication transmission.

Index Terms—Circular array, beamforming system, electronic beam scanning, RF transceiver

doi:10.6342/NTU202100829

iii

目錄

中文摘要 ... i

ABSTRACT ... ii

目錄 ... iii

圖目錄 ... v

表格目錄 ... xii

Chapter 1 緒論 ... 1

1.1 研究動機 ... 1

1.2 論文貢獻 ... 2

1.3 章節介紹 ... 4

Chapter 2 環狀陣列天線設計 ... 5

2.1 韋瓦第天線介紹 ... 5

2.2 韋瓦第單元天線設計 ... 7

2.3 微帶線基本理論 ... 10

2.4 一分八等功率分配器 ... 11

2.5 線性子陣列 ... 14

2.6 二維龍伯透鏡 ... 20

2.7 環狀陣列之輻射場型 ... 27

Chapter 3 升降頻系統電路設計 ... 31

3.1 電路架構 ... 31

3.2 晶片相關參數 ... 32

3.3 晶片選擇與考量 ... 38

doi:10.6342/NTU202100829

iv

3.4 印刷電路板部件設置 ... 44

3.5 升降頻電路設計 ... 50

3.6 切換電路設計 ... 65

3.7 鎖相振盪電路設計 ... 76

3.8 電磁模擬結果 ... 87

Chapter 4 升降頻電路量測結果 ... 91

4.1 升降頻電路量測結果 ... 92

4.2 切換電路量測結果 ... 102

4.3 鎖相振盪電路量測結果 ... 106

Chapter 5 系統整合量測結果 ... 107

5.1 場型與增益測試 ... 107

5.2 SDR：C1056B 系統量測 ... 111

5.3 USRP 系統量測 ... 115

Chapter 6 結論 ... 117

參考文獻 ... 119

doi:10.6342/NTU202100829

v

圖目錄

圖 1.1 UTM 研究與開發中測試的一些技術和概念[3] ... 1

圖 1.2X-Band 環狀陣列天線系統架構圖 ... 3

圖 2.1 TSA 不同的形式: (a) Exponential (b) Tangential (c) Parabolic (d) Linear(e) Linear-constant (f) Exponential-constant (g) Step-constant (h) Broken linear ... 6

圖 2.2 (a)天線結構圖 (b)接地層 (c)饋線層 ... 7

圖 2.3 韋瓦第單元天線反射係數 S11的模擬結果 ... 8

圖 2.4 韋瓦第單元天線的 E-plane 場型模擬結果 ... 9

圖 2.5 韋瓦第單元天線的 H-plane 場型模擬結果 ... 9

圖 2.6 微帶線的結構示意圖 ... 10

圖 2.7 傳輸線之等效電路模型 ... 10

圖 2.8 一分二的 T 型功率分配器的結構圖 ... 12

圖 2.9 一分八 T 型功率分配器結構圖 ... 12

圖 2.10 一分八 T 型功率分配器之反射係數模擬圖[8] ... 13

圖 2.11 一分八 T 型功率分配器之透射係數模擬圖[8] ... 13

圖 2.12 N 點波源沿著 z 軸排列的幾何圖[10] ... 14

圖 2.13 八個單元排列之結構圖 ... 15

圖 2.14 八個單元排列的 E-plane 場型模擬結果 ... 15

圖 2.15 八個單元排列的 H-plane 場型模擬結果 ... 16

圖 2.16 線性子陣列之結構圖 ... 16

圖 2.17 疊構示意圖 ... 17

doi:10.6342/NTU202100829

vi

圖 2.18 線性子陣列的 E-plane 場型模擬結果 ... 17

圖 2.19 線性子陣列的 H-plane 場型模擬結果 ... 17

圖 2.20 1×8 線性子陣列天線成品(a)接地層(b)饋線層 ... 18

圖 2.21 量測室架設環境 ... 19

圖 2.22 線性子陣列的 E-plane 量測場型與模擬場型 ... 19

圖 2.23 線性子陣列的 H-plane 量測場型與模擬場型 ... 20

圖 2.24(a)輻射的射線路徑於連續介電常數的三維龍伯透鏡透鏡球體 (b)離散介電 材料組成三維龍伯透鏡(c)二維龍伯透鏡[10] ... 21

圖 2.25 二維龍伯透鏡結構圖 ... 22

圖 2.26 索引參照 ... 23

圖 2.27 二維龍伯透鏡束成型電路結構拆解圖[9] ... 24

圖 2.28 二維龍伯透鏡功能圖[9] ... 24

圖 2.29 二維龍伯透鏡波束成型電路實體圖(a)接頭分佈(b)內部結構[8] ... 24

圖 2.30 二維龍伯透鏡饋入端口的反射係數 ... 25

圖 2.31 二維龍伯透鏡饋入端口的隔離度 ... 26

圖 2.32 二維龍伯透鏡波束成型電路之透射係數與相位模擬圖 ... 26

圖 2.33 二維龍伯透鏡之功率與相位的模擬與實測圖[8] ... 27

圖 2.34 環狀陣列機構模擬 ... 28

圖 2.35 Ansys Circuit 整合示意圖 ... 28

圖 2.36 環狀陣列輻射場型模擬 ... 29

圖 2.37 左為環狀陣列成品，右為環狀陣列於無反射室量測情形 ... 30

圖 2.38 環狀陣列輻射場型量測與模擬 ... 30

doi:10.6342/NTU202100829

vii

圖 3.1 交互調變頻譜[12]... 33

圖 3.2 P1dB 和 IP3 說明圖[12] ... 34

圖 3.3 相位雜訊 ... 36

圖 3.4 訊號能量變化 ... 37

圖 3.5 PLO 內部電路架構[13] ... 42

圖 3.6 切換電路示意圖 ... 43

圖 3.7 傳輸線結構 ... 45

圖 3.8 CPWG 模擬結果 ... 46

圖 3.9 電容器自諧振電抗幅度與頻率的關係圖[15] ... 48

圖 3.10 升降頻電路配置 ... 50

圖 3.11 可變增益放大器功能圖[17] ... 52

圖 3.12 混頻器功能圖[18]... 53

圖 3.13 功率放大器功能圖[19] ... 54

圖 3.14 低雜訊放大器功能圖[20] ... 55

圖 3.15 中頻放大器功能圖[21] ... 56

圖 3.16 指撥開關功能圖[22] ... 57

圖 3.17 78J04T 實現 SPDT 的接線示意圖 ... 57

圖 3.18 ADISimRF 的操作介面 ... 58

圖 3.19 升降頻電路疊構圖 ... 60

圖 3.20 同一平面電路佈局 ... 61

圖 3.21 正反面電路佈局 ... 61

圖 3.22 發射端的電路圖 ... 62

doi:10.6342/NTU202100829

viii

圖 3.23 接收端的電路圖 ... 63

圖 3.24 升降頻電路之 PCB 線路佈局圖 ... 63

圖 3.25 升降頻電路頂層佈局圖 ... 64

圖 3.26 升降頻電路第二層佈局圖 ... 64

圖 3.27 升降頻電路第三層佈局圖 ... 64

圖 3.28 升降頻電路底層佈局圖 ... 64

圖 3.29 切換電路架構 ... 65

圖 3.30 升降頻電路配置 ... 66

圖 3.31 SPDT 的功能圖[24] ... 67

圖 3.32 SP4T 功能圖[25] ... 68

圖 3.33 切換電路的電路圖 ... 71

圖 3.34 指撥開關功能圖 ... 72

圖 3.35 切換電路之 PCB 線路佈局圖 ... 72

圖 3.36 切換電路頂層佈局圖 ... 73

圖 3.37 切換電路第二層佈局圖 ... 73

圖 3.38 切換電路第三層佈局圖 ... 73

圖 3.39 切換電路底層佈局圖 ... 73

圖 3.40Arduino Uno 板的實體 ... 74

圖 3.41 切換電路數位控制程式碼 ... 75

圖 3.42 Arduino 指令介面 ... 75

圖 3.43 鎖相振盪器電路配置 ... 76

圖 3.44 鎖相迴路振盪器的功能圖[26] ... 77

doi:10.6342/NTU202100829

ix

圖 3.45 低壓降線性穩壓器功能圖 ... 78

圖 3.46 鎖相迴路振盪電路疊構圖 ... 79

圖 3.47 鎖相迴路振盪電路的電路圖 ... 80

圖 3.48 鎖相迴路振盪電路之 PCB 線路佈局圖 ... 80

圖 3.49 (a)切換電路頂層佈局圖 (b)切換電路第二層佈局圖 ... 81

圖 3.50(a)切換電路第三層佈局圖 (b)切換電路底層佈局圖 ... 81

圖 3.51 資料寫入時序圖[26] ... 82

圖 3.52 輸出分頻器前的回授電路 ... 83

圖 3.53 ADF4355 控制介面 ... 84

圖 3.54 鎖相迴路電路數位控制程式碼 ... 86

圖 3.55 HFSS 3D Layout 之升降頻電路結構圖 ... 87

圖 3.56 HFSS 3D Layout 之切換電路結構圖 ... 87

圖 3.57 HFSS 3D Layout 之鎖相振盪電路結構圖 ... 88

圖 3.58 RF 線段結構 ... 88

圖 3.59 RF 線段模擬結果 ... 88

圖 3.60RF 線段於板邊結構 ... 89

圖 3.61RF 線段於板邊模擬結果 ... 89

圖 3.62 板邊加上接頭之結構圖 ... 90

圖 3.63 板邊加上接頭之模擬結果 ... 90

圖 4.1 升降頻電路成品 ... 91

圖 4.2 電路量測環境 ... 91

圖 4.3 LO 輸入功率 vs IF 輸出功率和諧波功率 ... 92

doi:10.6342/NTU202100829

x

圖 4.4 RF 輸入功率 vs IF 輸出結果 ... 93

圖 4.5 頻譜儀量測結果 ... 94

圖 4.6 操作頻率 vs 增益 ... 95

圖 4.7 降頻電路 IF 端口反射損失 ... 95

圖 4.8 降頻電路 RF 端口反射損失 ... 96

圖 4.9 LO 輸入功率 vs RF 輸出功率和諧波功率 ... 97

圖 4.10 IF 輸入功率 vs RF 輸出結果 ... 98

圖 4.11 增益線性度 ... 99

圖 4.12 VGA 相對最大增益-31.5dB 的增益量測 ... 99

圖 4.13 VGA 相對最大增益-15.5dB 的增益量測 ... 100

圖 4.14 VGA 相對最大增益 0dB 的增益量測 ... 100

圖 4.15 升頻電路 IF 端口反射損失 ... 101

圖 4.16 升頻電路 RF 端口反射損失 ... 101

圖 4.17 插入損失 vs 頻率(TX 端口) ... 103

圖 4.18 插入損耗 vs 頻率(RX 端口) ... 103

圖 4.19 插入損耗和隔離度 vs 頻率 ... 104

圖 4.20 通道 RX-RF3 線路導通功能圖 ... 104

圖 4.21 陣列端口反射損耗 vs 頻率 ... 105

圖 4.22 TX/RX 端口反射損耗 vs 頻率 ... 105

圖 4.23 諧波與引腳 RFA 輸出能量 vs 輸出頻率 ... 106

圖 5.1 環狀陣列天線加上切換電路之場型量測結果 ... 108

圖 5.2 環狀陣列天線加上切換電路量測環境 ... 108

doi:10.6342/NTU202100829

xi

圖 5.3 量測情形 ... 110

圖 5.4 軟體無線電平台 C1056B ... 111

圖 5.5 SDR 系統量測架構圖 1 ... 112

圖 5.6 SDR 系統量測架構圖 2 ... 112

圖 5.7 星座圖量測結果 1(a)2×2(b)4×4(c)8×8 ... 113

圖 5.8 星座圖量測結果 2(a)2×2(b)4×4(c)8×8 ... 114

圖 5.9 USRP 系統量測架構圖 ... 115

圖 5.10 USRP 之發射端控制介面 ... 116

圖 5.11 USRP 之接收端控制介面 ... 116

doi:10.6342/NTU202100829

xii

表格目錄

表 2-1 天線設計參數 ... 7

表 2-2 一分二的 T 型功率分配器的設計參數 ... 12

表 2-3 鐵氟龍透鏡結構尺寸對應表[9] ... 23

表 3-1 晶片工作頻率 ... 38

表 3-2 晶片參數選擇 ... 39

表 3-3 被動式混頻器和主動式混頻器優缺點 ... 40

表 3-4 Microstrip & CPWG 的結構比較表[9] ... 44

表 3-5 傳輸線結構相關參數 ... 45

表 3-6 升降頻電路材料表 ... 50

表 3-7 邏輯狀態與晶片相對於最大增益之對照表[17] ... 51

表 3-8 可變增益放大器規格整理[17] ... 52

表 3-9 混頻器規格整理[18] ... 53

表 3-10 功率放大器規格整理[19] ... 54

表 3-11 低雜訊放大器規格整理[20] ... 55

表 3-12 中頻放大器晶片規格[21] ... 56

表 3-13 發送端晶片參數設置 ... 58

表 3-14 發送端系統性能分析結果 ... 59

表 3-15 接收端晶片參數設置 ... 59

表 3-16 接收端系統性能分析結果 ... 59

表 3-17 板子材質參數 ... 60

doi:10.6342/NTU202100829

xiii

表 3-18 切換電路材料表 ... 66

表 3-19 SPDT 於單電源模式之規格整理[24] ... 67

表 3-20 SPDT 數位切換控制真值表[24] ... 68

表 3-21 SP4T 規格整理[25] ... 69

表 3-22 SP4T 數位切換控制真值表[25] ... 69

表 3-23 切換電路的性能分析 ... 70

表 3-24 切換電路真值表 ... 70

表 3-25 切換電路數控指令表 ... 74

表 3-26 鎖相振盪器電路材料表 ... 76

表 3-27 鎖相振盪器的性能分析[26] ... 78

表 5-1 降頻增益量測結果 ... 109

表 5-2 升頻增益量測結果 ... 109

doi:10.6342/NTU202100829

1

Chapter 1 緒論

1.1 研究動機

無人飛行載具(Unmanned Aerial Vehicle, UAV)最早以熱汽球的形式出現，後來 研發成演習訓練用的靶機，隨後開始利用無人機進行大範圍偵察任務，無人機早期 是針對軍事上需求而發展，後來逐漸擴張至民生應用，受到創新技術和市場需求的 影響下，在各個應用領域蓬勃發展，舉凡農業、軍事、救難、維安、科學研究等，

都已經有無人飛行載具的應用踏足領域，是及具開發潛力的項目，發展也更加多元 化。

無人機本身具有機動性高、隱密性高、精巧靈活的特性[1]，在應用上可以區分 三大類：一、資訊收集平台或工作輔助應用，二、物品運送，三、通訊/網路中繼站 及空中控制系統[2]，而這些應用皆需整合多樣的技術，包括影像辨識、雷達系統、

定位系統等等，甚至近期發展的無人機飛航管理（UAS Traffic Management，UTM）

系統，對不同類型的無人機即時監控管理，實現這些系統皆離不開無人機載具上的 無線傳輸的技術。

圖 1.1 UTM 研究與開發中測試的一些技術和概念[3]

doi:10.6342/NTU202100829

2

1.2 論文貢獻

本論文提出一個用於無人機通訊的平台，整合環形陣列天線和射頻收發器，能 夠實現水平方向的無線通訊或偵查的功能，配合高增益天線和電子式波束成型的 功能，能夠快速切換訊號傳輸方向或雷達偵測方向，其平台架構可以分為環形陣列 天線和射頻收發器兩個部分，系統架構圖見圖 1.2。

環形陣列天線可產生36°、24°、12°、0°、-12°、-24°、-36°的掃瞄角度，由 23 支環狀排列的子陣列天線和龍伯透鏡組合而成，龍伯透鏡共有30 個端口，其中 23 個端口作為天線端口，7 個端口作為饋電端口，於不同的饋電端口饋電，可激發 23 支子天線其中相鄰的 15 支子天線，7 個饋電端口分別對應 7 個掃描角度，提供 19.2dBi 的增益，而射頻收發器可分為升降頻電路、切換電路和鎖相迴路振盪器構 成，經過驗證該射頻收發器可以提供環形陣列天線額外增益，並實現電子式掃描，

透過SDR 檢測，能將中頻訊號升頻至 X-band，在將 X-band 的訊號降至中頻訊號，

仍保有完整的數據，確認無線傳輸的可行性。

往後可以以平台為基礎，繼續針對各個部件區塊進行改良，例如天線的縮小化、

3D 場型合成、電源模塊製作、系統模組化等等，本論文也詳細說明製作過程，希 望未來有人碰到相關題目，此篇論文能做為參考，協助實現無人機通訊系統。

doi:10.6342/NTU202100829

3

圖 1.2X-Band 環狀陣列天線系統架構圖

doi:10.6342/NTU202100829

4

1.3 章節介紹

本文共分為六章，第一章講述研究背景和論文架構，第二章描述環形陣列天線 設計，第三章探討升降頻系統的設計，第四章為升降頻電路量測結果，第五章為環 形陣列天線和升降頻系統的整合量測，第六章為結論，為整篇論文進行總結。

doi:10.6342/NTU202100829

5

Chapter 2 環狀陣列天線設計

本系統的環狀陣列天線是使用張尚哲學長實作的成品，並重新模擬與量測驗 證。本章將介紹環狀陣列天線的各項部件設計，包含天線單元、子陣列天線和龍伯 透鏡(Luneburg Lens)，以及各組件拼裝後的環狀陣列之幅射場行模擬與量測結果。

2.1 韋瓦第天線介紹

韋瓦第（Vivaldi）天線在 1979 年首次由 Gibson 所提出錯誤! 找不到參照來 源。，當時設計的Vivaldi 以常規的微波光刻薄膜技術在高介電常數基板上構建的，

並將電路元件同時印刷在同一基板上以完成超寬帶的接收裝置，其操作在 8-40

GHz 的頻率範圍。

韋瓦第天線屬於漸進式縫隙線天線(Tapered Slot Antennas, TSA)的一種，漸進 式縫隙線天線又稱槽口天線(notch antenna)，該類型天線接具有寬頻和終端輻射的 特性，在金屬薄板上有著逐漸變寬的槽線，從饋入端開始，隨著長度的增加，寬度 也跟著變寬，形成一個類似喇叭型的結構，漸進式縫隙線天線以不同的槽線變化區 分多種形式，如圖 2.1(a)~(h)所示，傳統的漸進式開槽天線較常被使用的型態為線 性漸進式開槽天線(linear tapered Slot Antennas, LTSA)、指數漸進式開槽天線 (Vivaldi)、常數寬度開槽天線(constant width slot antenna , CWSA)，而其他類型並沒 有受到太多青睞。

doi:10.6342/NTU202100829

6

圖 2.1 TSA 不同的形式: (a) Exponential (b) Tangential (c) Parabolic (d) Linear(e) Linear-constant (f) Exponential-constant (g) Step-constant (h) Broken linear

韋瓦第天線是一個非週期連續的天線結構，理論上它具有無限的瞬時頻率帶 寬，該天線具有顯著的增益和線性極化，可以使其符合恆定的增益與頻率性能，其 輻射機制主要是由非諧振的行進波沿著天線彎曲路徑所產生，當錐形縫線的邊緣 間距與自由空間波長相比非常小時，行進波中的能量會緊密地束縛在導體上，並且 隨著錐形縫線的邊緣間距增加，行進波中的能量逐漸減弱，並且逐漸耦合至幅射場 中。[5][6]

此天線的結構簡易且質量輕，製作上成本較低，容易實現，且不容易因製作的 誤差而改變特性，具有高寬頻、低旁辦波束(side lobes)、和幾乎對稱 E-平面(E-plane) 及H-平面(H-plane)場型的優點。

doi:10.6342/NTU202100829

7

2.2 韋瓦第單元天線設計

韋瓦第單元天線的中心頻段在 10GHz，微帶線饋入阻抗 Z0為 50 歐姆，開槽 曲線選擇使用橢圓曲線設計，其結構較為簡單，容易建模，基板選用的材質是 Roger4003，厚度為 20mil，介電係數為 3.38，並使用 ANSYS HFSS 進行三維全波 仿真模擬。

在天線結構的設計方面，韋瓦第天線由二個平面結構所組合而成，印刷於基板 之兩側，分別為接地層和饋線層，如圖 2.2，表 2-1 天線設計參數。

(a) (b) (c) 圖 2.2 (a)天線結構圖 (b)接地層 (c)饋線層

參數 說明 值(單位)

W 基板的寬度(同時也是槽口的寬度) 21 (mm)

L 基板的長度 35.2 (mm)

Ls 槽口的長度 10.4 (mm)

Ds 原形孔腔的直徑 1.797 (mm)

Wst1 饋線初始的寬度 1.176 (mm)

Wst2 饋線終端的寬度 0.3 (mm)

Rst 扇形微帶線殘斷的半徑 2.33 (mm)

表 2-1 天線設計參數

doi:10.6342/NTU202100829

8

一般而言，韋瓦第天線的設計主要調整兩個影響天線幅射的參數，分別為 Ls

和W，初始會將兩參數預設在最低頻率的半波長，在隨後逐步調整，Ls 主要影響 最低頻的共振點，W 主要影響天線的場型，只需調整至大概寬度，發現天線端口 的反射係數趨勢在預想的頻率點附近有下降趨勢，而場型也與典型的韋瓦第天線 一致時，再可調整饋線結構，使整體結構達到50 歐姆組抗匹配。

圖 2.3 韋瓦第單元天線反射係數 S11 的模擬結果，於 8.75GHz 至 12GHz 的反 射係數接低於-10dB，於中心頻 10GHz 的反射係數為-34dB，見圖 2.4 韋瓦第單元 天線的E-plane 場型模擬結果和圖 2.5 韋瓦第單元天線的 H-plane 場型模擬結果顯 示，單元天線的模擬增益可達6.89dBi，指向性為 6.9 dBi，輻射效率高達 99%，模 擬E-plane 的半功率束寬為 26.57 度，模擬 H-plane 的半功率束寬為 100.04 度，H- plane 具有寬束寬特性，利於水平面的場型合成。

圖 2.3 韋瓦第單元天線反射係數 S11的模擬結果

-60 -50 -40 -30 -20 -10 0

8 8.5 9 9.5 10 10.5 11 11.5 12

S11 (d B )

Frequency (GHz)

doi:10.6342/NTU202100829

9

圖 2.4 韋瓦第單元天線的 E-plane 場型模擬結果

圖 2.5 韋瓦第單元天線的 H-plane 場型模擬結果

doi:10.6342/NTU202100829

10

2.3 微帶線基本理論

微帶線(Microstrip Line)是平面電路板上最常見的結構之一，其傳輸電磁場的 模態趨近TEM，因此該結構可以近似為一個傳輸線，其具有容易設計、易於製作、

方便與其他微波電路及天線整合之優點，其結構如圖 2.6 所式，其中 w 是微帶線 寬度、t 是金屬厚度，h 是基板厚度，εr為基板的相對介電係數，底層導體作為接地 面。

圖 2.6 微帶線的結構示意圖

依照傳輸線的物理特性，可以將整段線路等效為一集總電路加以分析，其電路 模型如圖 2.7，其中 R 為單位長度的串聯電阻(Ω/m)、L 為單位長度的串聯電感(H/m)、

G 為單位長度的並聯電導(S/m)、C 為單位長度的並聯電容(F/m)，R 來自於不完導 體造成的，由於不完美導體所產生的肌膚效應(Skin Effect)，導致表面電阻的產生，

使總能量傳遞過程中造成工率消耗，而G 來自基板介電的損耗。

圖 2.7 傳輸線之等效電路模型 傳輸線的特性阻抗(Characteristic Impedance)定義式如下

Z =0 R j L G j C



 + +

(2-1)

doi:10.6342/NTU202100829

11

而Z0可由以下式子估算

0

60 8

ln( ) 4

Z = 120

1.393 0.667 ln 1.444

eff

eff

h w

w h

w w

h h







 +



   

  + +  + 

   



for

w h  / 1

for

w h  / 1

其中_eff為電磁場同時分佈於空氣及基板中的等效介電常數，可以用以下式子 估計

1 1 1

2 2 1 12 /

r r

eff h w

 

 = ⁺ + ⁻ +

(2-3)

上述微帶線的評估式子皆為近似式[7]，為了講求實際的情況，最後的結構能 須使用全波模擬軟體進行分析與驗證。

2.4 一分八等功率分配器

本天線子陣列為 1×8 的線性子陣列，使用了一分八的 T 型功率分配器(T- junction power divider) ，實現一個輸入端連接至八個天線單元，T 型功率分配器一 個簡單的九端口網路，相較於威爾金森功率分配器，較難對所有端口作到匹配，且 各端口的隔離度也比較差，但在設計上較為簡單，整體結構也比較不佔面積[7]。

一分八的 T 型功率分配器總共使用了七個一分二的等功率分配器來實現，圖 2.8 一分二的 T 型功率分配器的結構圖，表 2-2 一分二的 T 型功率分配器的設計參 數，該電路最終將與單元天線做結合，因此用同一板材規格設計，材質為Roger4003，

厚度為20mil，介電係數為 3.38。

doi:10.6342/NTU202100829

12

圖 2.8 一分二的 T 型功率分配器的結構圖

參數 值(單位)

L 4.6 (mm)

W1 1.18 (mm)

W2 1.96 (mm)

表 2-2 一分二的 T 型功率分配器的設計參數

圖 2.9 一分八 T 型功率分配器結構圖，反射係數模擬如圖圖 2.9 所示，其頻 率在8.85GHz 至 11.2GHz 的反射係數皆小於-10dB，於工作頻率具有低反射損耗，

而且具備良好的頻寬。圖 2.11 為透射係數模擬圖，於工作頻率上，透射係數 S21在 -9.45dB 至-11.5dB，雖然不到理想的-9dB，但整體的趨勢仍然接近等功率分配器，

足以用於陣列天線波束合成激發[8]。

圖 2.9 一分八 T 型功率分配器結構圖

doi:10.6342/NTU202100829

13

圖 2.10 一分八 T 型功率分配器之反射係數模擬圖[8]

圖 2.11 一分八 T 型功率分配器之透射係數模擬圖[8]

-40 -30 -20 -10 0

8 9 10 11 12

R efl ec tion C oe ffi cien t (d B )

Frequency (GHz)

-19 -17 -15 -13 -11 -9

8 9 10 11 12

In sertio n C oe ffi cien t ( d B )

Frequency (GHz)

S(1,2) S(1,3) S(1,4) S(1,5) S(1,6) S(1,7) S(1,8) S(1,9)

doi:10.6342/NTU202100829

14

2.5 線性子陣列

線性子陣列以八個天線單元間距0.7 波長沿著 z 軸等距排列，若將天線單元視 為點波源，其分佈如，其陣列因子可以寫成

( )

7 7 8

2 7

2 2

1 - 4 4

2

1 + + = 1

1 sin 4

=

1 sin

2

j j j

j j j

linear j

j j

j

j

AF e e e e e e

e

e e

e e

     



 







−  − 

   

    −

= + +

−

= −

−

(2-4)

其中

=kdcos _z

  + (2-5)



的距離，





圖 2.12 N 點波源沿著 z 軸排列的幾何圖[11]

圖 2.13 為八個單元排列之結構圖，見圖 2.14 和圖 2.15，分別為 8 個單元排

doi:10.6342/NTU202100829

15

列的E-plane 和 H-plane 場型模擬結果，模擬增益為 16.05dBi，指向性為 16.07dBi，

輻射效率也高達99%，與單元天線相比，增益增加了 9.16dB，與理想值的 9dB 十 分接近，E-plane 的場型因為天線陣列沿著正 z 軸排列的關係，垂直方向的指向性 提高，垂直切面束寬變窄，模擬E-plane 的半工率束寬變為 9.12 度，而模擬 H-plane 的半工率束寬仍保有 99.6 度，水平切面場型則不受垂直陣列擺放影響，與單元天 線的水平切面的場型趨勢幾乎一致。

圖 2.13 八個單元排列之結構圖

圖 2.14 八個單元排列的 E-plane 場型模擬結果

doi:10.6342/NTU202100829

16

圖 2.15 八個單元排列的 H-plane 場型模擬結果

圖 2.16 線性子陣列之結構圖，將設計好的一分八 T 型功率分配和 SMA 接頭 與八個天線單元結合模擬，為了增加板子整體的機械支撐立，於板子的地層疊合了 FR4 板，疊構示意圖如圖 2.7，模擬增益為 13.45dBi，指向性為 14.91dBi，輻射效 率為72.8%，相較於只有八個單元排列的模擬增益少了 2.55dB，雖然天線場型與八 個單元排列的場型十分相近，因接地層結構的改變，使得指向性卻掉了 1.16dB，

考量八個單元排列的輻射效率良好，因此估計功率分配器的走線和SAM 接頭的阻 抗不匹配所造成的能量損耗1.46 dB，場型方面，模擬 E-plane 和模擬 H-plane 的場 型趨勢與八個單元排列的模擬場型趨勢十分相近，模擬 E-plane 的半功率束寬為 9.22 度，模擬 H-plane 的半功率束寬為 96.71 度。

圖 2.16 線性子陣列之結構圖

doi:10.6342/NTU202100829

17

圖 2.17 疊構示意圖

圖 2.18 線性子陣列的 E-plane 場型模擬結果

圖 2.19 線性子陣列的 H-plane 場型模擬結果

doi:10.6342/NTU202100829

18

本天線於台大527 無反射室量測，系統為 NSI2000，圖 2.21 量測室架設環境，

圖 2.22 和圖 2.23 分別為線性子陣列的 E-plane 和 H-plane 的量測結果，量測增益 為11.43dBi，量測指向性為 14.52dBi，輻射效率為 49.07% (-3.09dB)，E-plane 的半 工率波束為 9 度，H-plane 的半工率波束為 94 度，場型和指向性與線性子陣列的 模擬幾乎一致，但增益卻足足少了2.02dB，推估模擬的輻射效率被高估。

(a) (b)

圖 2.20 1×8 線性子陣列天線成品(a)接地層(b)饋線層

doi:10.6342/NTU202100829

19

圖 2.21 量測室架設環境

圖 2.22 線性子陣列的 E-plane 量測場型與模擬場型

-50 -40 -30 -20 -10 0 10 20

-180 -150 -120 -90 -60 -30 0 30 60 90 120 150 180

Gain (dB)

Theta (degree)

Sim(Co-Pol) Sim(X-Pol) Mea(Co-Pol) Mea(X-Pol)

doi:10.6342/NTU202100829

20

圖 2.23 線性子陣列的 H-plane 量測場型與模擬場型

2.6 二維龍伯透鏡

環狀陣列的波成型網路(Beamforming networks)以二維龍伯透鏡(2-D Luneburg lens)實現，二維龍伯透鏡本身是圓柱對稱且薄型的結構，有利於與環形排列的天線 陣列整合。龍伯透鏡的基本原理就是透過不同介電常數的材質做為透鏡本身，當電 磁波入射不同介質接面時，會因為折射率的變化，進而使電磁波行進方向改變，如 圖 2.24(a)所示。傳統三維龍伯透鏡透鏡的介電材料具有連續的介電常數，其介電 常數從中心到外圍邊界的變化如下公式表示

( )

r

r r

 _{= − }^{ }a

 

(2-6)

其中a 是球體的半徑，

0 r a  

-50 -40 -30 -20 -10 0 10 20

-180 -150 -120 -90 -60 -30 0 30 60 90 120 150 180

Gain (dB)

Theta (degree)

Sim(Co-Pol) Sim(X-Pol) Mea(Co-Pol) Mea(X-Pol)

doi:10.6342/NTU202100829

21

如圖 2.24(b)，二維龍伯透鏡透鏡的形成就是取通過球心的三維龍伯透鏡透平面結 構，見圖 2.24(c)，球形殼成為具有小高度的同心圓柱電介質環，離散介電常數沿 半徑變化，而其垂直變化假定為均勻，之後放置一對金屬平行板以將透鏡結構夾在 中間，該結構等效形成的圓柱形龍伯透鏡[11]。

(a)

(b)

(c)

圖 2.24(a)輻射的射線路徑於連續介電常數的三維龍伯透鏡透鏡球體 (b)離散介電 材料組成三維龍伯透鏡(c)二維龍伯透鏡[11]

doi:10.6342/NTU202100829

22

然而使用不同的電介質材料來實現電介質環是困難的，本二維龍伯透鏡是通 過在平行板波導的內部插入電介質平板，這是一種比較簡單的實現方法，利用圓盤 腔體內圓不同的鐵氟龍高度與空氣介質高度組合，使其環形區域的介電係數的值 等效介於鐵氟龍之電係數與空氣介電係數之間，如圖 2.25 所示，由圓心向外各區 間等效出離散介電環各階之介電係數理論值𝜀_𝑟可利用以下公式

𝜀

= (𝜀

ℎ

+ 𝜀

ℎ

)/ℎ

其中_r為等效相對介電係數，h_r 為基板厚度，_air為空氣介電係數，h_air為空氣 介質高度，_teflon為鐵氟龍介電係數，h_teflon為鐵氟龍介質高度。本二維龍伯透鏡是 透鏡透過10 層不同的同心環組合而成，其結構尺寸見表 2-3，索引值對照圖 2.26。

圖 2.25 二維龍伯透鏡結構圖

doi:10.6342/NTU202100829

23

圖 2.26 索引參照

Index 1 2 3 4 5 6 7 8 9 10 Radius(mm) 25.4 35.7 43.4 49.7 55.2 59.9 64.2 98.1 71.6

ε

Teflon(mm) 7.7 6.7 5.8 4.9 4 3.2 2.4 1.5 0.7 表 2-3 鐵氟龍透鏡結構尺寸對應表[9]

見圖 2.27 二維龍伯透鏡束成型電路結構拆解圖，饋入端口結構是 SMA 連接 器的探針，該探針通過直徑為4.1 mm 的通孔從頂部金屬盤插入，距二維龍伯透鏡 中心74.9 mm，探針的直徑為 1.27mm，並包覆直徑為 4.1mm 的特氟隆以固定其位 置。 該引腳與地面之間的間隙為 3.5mm，在其圓周上具有 30 個等角度分隔的端 口，其中7 和 23 個端口分別是饋入端口(Feed port)和陣列端口(Array port)，以激發 23 個圓形週期子陣列，饋入端口分佈在 90 度扇型區域內，每個饋入端口都可以激 發面對半盤15 個陣列端口，透過切換不同饋入端口作為掃描之應用，見圖 2.28 二 維龍伯透鏡功能圖所示，其餘天線的激發則無關緊要，成品見圖 2.29，圓盤腔體 的半徑為94 mm。

doi:10.6342/NTU202100829

24

圖 2.27 二維龍伯透鏡束成型電路結構拆解圖[9]

圖 2.28 二維龍伯透鏡功能圖[9]

(a) (b)

圖 2.29 二維龍伯透鏡波束成型電路實體圖(a)接頭分佈(b)內部結構[8]

doi:10.6342/NTU202100829

25

於 HFSS 模擬的饋入端口的反射係數如圖 2.30 所示，其隔離度如圖 2.31 所 示，由於是對稱結構，僅顯示半邊端口的結果，端口代號對應參考圖 2.29，頻寬 超過4 GHz 且隔離度小，在中心頻率 10 GHz 的反射係數 S11接近-17 dB，同時於 操作頻寬8.5GHz 至 11.8 GHz 之反射係數 S11值皆在-10 dB 以下，具有 3.3GHz 的 頻寬，對於最近的兩個端口B4 和 B5，它們在低頻和高頻下的隔離度分別小於-12 dB 和-15 dB，B4 和較遠的波束端口之間的隔離度優於-18dB。

從饋入端口 B4 激發陣列端口的模擬相位和幅度如圖 2.32 所示，顯示前面的 端口 A5〜A19，其測量結果與模擬結果相近，幅度具有對稱性且呈現錐形分佈，

對於廣角的陣列端口，其幅度下降超過10 dB，對於低於 A5 和高於 A19 的其餘端 口，幅度甚至更小，功率效率大約為86.25％(-0.58 dB)。

圖 2.30 二維龍伯透鏡饋入端口的反射係數

doi:10.6342/NTU202100829

26

圖 2.31 二維龍伯透鏡饋入端口的隔離度

圖 2.32 二維龍伯透鏡波束成型電路之透射係數與相位模擬圖

doi:10.6342/NTU202100829

27

圖 2.33 二維龍伯透鏡之功率與相位的模擬與實測圖[8]

2.7 環狀陣列之輻射場型

將23 個子陣列天線以角度 12 度環型排列模擬，環狀陣列天線直徑為 19 公分，

每個子陣列的間距約為半波長(15.8mm)，如圖 2.34，由於受限於電腦的硬體限制，

因此無法將陣列天線與二維龍伯透鏡整合模擬，因此透過 Ansys Circuit 將二維龍 伯透鏡和環狀陣列天線於HFSS 模擬整合，Ansys Circuit 會將 HFSS 的三維仿真結 果取其S 參數，透過類電路布局的方式，將於 HFSS 模擬的 23 支子天線與二維龍 伯透相接，，然後激發二維龍伯透鏡其中一個端口，於陣列端得到的功率和相位會 直接輸入至環狀陣列模擬的激發源，藉此得出天線場型以及增益，如圖 2.35。

環狀陣列輻射場型模擬見圖 2.36，模擬增益為 21.5dBi，指向性為 23.3dBi，

輻射效率為69.8%(-1.5 dB)，推估是子陣列天線彼此間的耦合造成輻射效率下降，

其中有-0.56dB 的效率是二維龍伯透鏡造成的，其饋入端口 B1 到 B7 所對應的波束 角度各別為36°、24°、12°、0°、-12°、-24°、-36°，H-plane 的半功率束寬為 10 度。

doi:10.6342/NTU202100829

28

圖 2.34 環狀陣列機構模擬

圖 2.35 Ansys Circuit 整合示意圖

doi:10.6342/NTU202100829

29

圖 2.36 環狀陣列輻射場型模擬

環狀陣列的成品如圖 2.37 左圖，將二維龍伯透鏡的 23 個陣列端口經由等長 度的同軸線接至子陣列，其於 7 個饋入端口分別上電，於台大 527 的無反射室量 測場型，其場型的量測結果見圖 2.38，量測增益為 19.2 dBi，指向性為 23.46 dBi，

輻射效率為37.49%(-4.26 dB)，H-plane 的半功率束寬為 11 度，量測到的指向性和 半功率束寬十分相近，初步假設所得到的場型應該是非常相近，但增益足足比模擬 多掉了2.76 dB，扣除同軸線的損耗為 0.5dB，與模擬相比增益足足減少 2.26 dB，

這與子陣列的模擬與量測的增益落差(2.02 dB)相近，因此推估該誤差可能是因為模 擬高估增益所造成的。

-60 -50 -40 -30 -20 -10 0 10 20 30

-180 -150 -120 -90 -60 -30 0 30 60 90 120 150 180

B1(X-pol) B1(Co-pol) B2(X-pol) B2(Co-pol)

B3(X-pol) B3(Co-pol) B4(X-pol) B4(Co-pol)

B5(X-pol) B5(Co-pol) B6(X-pol) B6(Co-pol)

B7(X-pol) B7(Co-pol)

doi:10.6342/NTU202100829

30

圖 2.37 左為環狀陣列成品，右為環狀陣列於無反射室量測情形

圖 2.38 環狀陣列輻射場型量測與模擬

-30 -20 -10 0 10 20 30

-180 -150 -120 -90 -60 -30 0 30 60 90 120 150 180

Sim.B1 Sim.B2 Sim.B3 Sim.B4 Sim.B5

Sim.B6 Sim.B7 Mea.B1 Mea.B2 Mea.B3

Mea.B4 Mea.B5 Mea.B6 Mea.B7

doi:10.6342/NTU202100829

31

Chapter 3 升降頻系統電路設計

本章節介紹升降頻系統的架構，主要分升降頻電路、切換電路和鎖項迴路振盪 器(Phase-Locked Oscillator, PLO)，並探討晶片選擇和 PCB 的布局，並展示其電路 特性，最後說明使用微控制器實現其功能。

3.1 電路架構

本系統主要分為三塊電路組合而成，分別為切換電路、升降頻（Up/down converter）電路和鎖相振盪器，其切換電路的切換控制和鎖相振盪器的頻率設定，

皆由Arduino Uno 板來控制。

切換電路的目標為建立升降頻電路和二維龍伯透鏡之饋入端的傳輸路徑，在 升降頻段路端可以選擇發送路徑或接收路徑，在天線的激發端可以連接不同端口，

以決定該系統的掃描方向，該切換電路是由兩個SPDT 晶片和兩個 SP4T 晶片組合 而成。

升降頻電路又分為兩個子電路，一是升頻電路，二是降頻電路，升頻電路功能 是把軟體無線電系統所發送的訊號(頻段為 Sub6GHz)升至 Xband(8GHz – 12GHz)，

該升頻電路則由可調增益功率放大器(Variable Gain Amplifier, VGA)、主動式混頻 器(Active Mixer)和功率放大器(Power Amplifier, PA)三種晶片組合而成，而降頻電 路的功能則是把天線接收到的訊號降頻至Sub6GHz 在送進軟體無線電系統，其降 頻電路是由低雜訊放大器(Low Noise Amplifier, LNA)、主動式混頻器(Active Mixer)、

功率放大器三種晶片組合而成。

鎖相振盪器功能則是提供穩混頻器乾淨且穩定的單頻弦波。

doi:10.6342/NTU202100829

32

3.2 晶片相關參數

本小節將說明可以描述晶片規格或系統規格的重要參數，這些參數是挑選晶 片和分析系統重要的依據，分別有1 dB 壓縮點、三階截取點、雜訊指數、相位雜 訊和射頻穩定時間。

3.2.1 1 dB 壓縮點(1 dB compression point, P1dB)

放大器通常在特定頻率範圍內提供恆定增益。如果我們在圖表上表示放大器 的輸入功率對上輸出功率，則得到一條直線（線性關係），即

輸出功率=輸入功率+增益

隨著輸入功率的增加，放大器的輸出功率不再增加增益值，即放大器的輸出功 率開始飽和，1dB 壓縮點（P1dB）是增益從其恆定值減小 1dB 輸出功率。一旦放 大器達到其P1dB，它將成為非線性設備，產生失真、諧波和互調(intermodulation) 產物。放大器應始終在 1dB 壓縮點以下運行，系統設計有些人會為了保險，採用 3dB 壓縮點作為系統飽和的值。P1dB 值可以參考輸入或輸出來讀取。如果從輸出 軸讀取該值，則稱為OP1dB。從輸入軸讀取該值，該值為 IP1dB，對於任何晶片選 擇都，P1dB 皆是必須考量的指標。

doi:10.6342/NTU202100829

33

3.2.2 三階截取點 (Third-order intercept point, IP3)

在大多的數通信系統中，通道存在著許多不同頻率的信號堆疊，而信號經過放 大器會彼此相互調變，進而產生失真產物，該行為稱為交互調變失真(IMD)，交互 調變失真是無線電接收機設計中的主要關注點，因為在整個接收鏈中，我們無法控 制天線端口處的干擾信號，因此會有多個信號通過天線端口輸入，然後在應用的頻 帶中混和出互調產物，進而影響所需信號的 SNR。在發射機鏈中，通常 IP3 規範 不太重要，因為發射機鏈中生成的信號通常是單一載波，並且不會產生交互調變失 真。

如圖 3.1 所示，將兩個頻率 f1 和 f2 輸入到非線性設備會產生二階產物和三階 產物，位於f2+f1 和 f2-f1 的二階產物距離兩個單頻很遠，可以通過濾波器將其刪 除，同樣可以過濾位於2f1 + f2 和 2f2 + f1 的三階產物，但是 2f1-f2 和 2f2-f1 的三 階產物接近原始的兩個單頻，因此很難對其進行濾除，因此它們將成為主信號的干 擾。三階交互調變失真(Third order IMD, IMD3)在通信系統中成為特別麻煩的問題。

圖 3.1 交互調變頻譜[12]

doi:10.6342/NTU202100829

34

IMD3 對系統造成失真的程度可以根據三階截取點來反映，三階截取點實質 上表示放大器在交互調變失真發生之前可以處理多大的信號，如圖 3.1 所示，為 輸入信號功率對輸出信號功率以及交互調變產物相對幅度的函數。在輸入小功率 情況下，三皆產物應該要很小的，當輸入功率逐漸增加，它就會迅速增長。如果 系統的非線性由冪級數近似，輸入信號功率每增加1 dB，則 IMD3 的幅度增加 3 dB，由斜率= 3 的曲線表示。第三階截距線與理想的輸出信號線延伸，這些交點

稱為三階攔截點(IP3)。截距點越大，代表該系統的線性度越好，亦 IMD 越不容 易產生。IP3 的值可以參考輸入或輸出來讀取。如果從輸出軸讀取該值，則稱為

OIP3。從輸入軸讀取該值，該值為 IIP3。

IP3 和 1 dB 壓縮點都是頻率的函數，因此值會隨著工作頻率的不同有所變化，

在更高的頻率下失真會更嚴重，即 IP3 和 P1dB 值越低。在升降電路設計中，IP3 是選擇低雜訊放大器和混頻器的重要考量因素。

圖 3.2 P1dB 和 IP3 說明圖[12]

doi:10.6342/NTU202100829

35

3.2.3 雜訊指數 (Noise Figure, NF)

信雜比(signal-to-noise ratio)是信號功率和雜訊功率的比，若訊號與雜訊一同進 入到一個無雜訊系統的輸入端，此時信號和雜訊會一同被放大或衰減，此時在輸出 端所得到的信雜比與輸入時的一樣，並不會改變，但實際上任何系統皆存在雜訊，

在輸出端所量到的信雜比要下降，為了表示整個系統製造雜訊量的程度，通常使用 雜訊指數判定接收器的性能，並以此方式代替信雜比，雜訊指數F 定義如下:

= / 1

/

i i

o o

S N

F S N 

其中S_i 和N_i 是輸入信號和雜訊功率，而S_o 和N_o 是輸入信號和雜訊功率，

雜訊指數值越低，性能越好。而在RF 電路設計中，通常會有好幾級的元件串接在 一起，例如典型的接收電路就有低雜訊放大器、混頻器、中頻放大器等等，整體系 統串聯的雜訊指數計算如下

3 2

1

1 1 2

1 1

series

F F F F

G G G

−

= + − + +

其中F_i 為第i 級元件的雜訊指數，G_i 為第i 級元件的增益，串聯雜訊指數公 式表明，在整個電路設計中對雜訊指數最主要影響是第一級，第一級的雜訊貢獻被 後續級放大，隨著信號逐步放大，後續級對雜訊的貢獻也就越小。[7]

doi:10.6342/NTU202100829

36

3.2.4 相位雜訊 (phase noise)

相位雜訊是由於相位抖動而在信號的兩側擴散的雜訊頻譜，相位雜訊以相對 於載波的dB 表示，通常將其表示為 dBc，例如-50dBc 意指距離載波功率低 50 分 貝。之所以採用這種方法，是因為相位雜訊通常隨載波功率的變化而變化，通常相 位雜訊在靠近載波處上升得更快，然後逐漸下降。

是評估本地振盪器的重要指標，相位雜訊的產生在無線電接收機應用中有重 要的影響，因為它可以使通訊與雷達接收系統的性能嚴重惡化，在功率放大器方面，

有些產品會強調低相位雜訊的設計。

圖 3.3 相位雜訊

doi:10.6342/NTU202100829

37

3.2.5 射頻穩定時間 (RF settling time)

當RF 切換晶片由關閉狀態切換至導通狀態瞬間，其輸出端的能量變化參考圖 3.4， t1 至 t2 為數位控制電路的切換時間，t2 為切換晶片的通道由關閉變為導通，

隨後能量會迅速上升，上升至t3 後訊號能量會震盪，當操作時間遠大於 t4 時，能 量傳遞就趨於穩定，而訊號穩定的時間稱為射頻穩定時間(RF Settling Time)，它可 以視為該晶片切換至工作狀態所需的時間，通常小於 0.1dB 的震盪幅度(相較於穩 態時的能量輸出)就可以視為該晶片進入穩態，其期間為 t1 至 t4。

其中t2 至 t3 期間稱為上升時間(Rise time, tRISE)，是 10%的輸出能量到 90%的 輸出能量所需要的時間，而t1 至 t3 期間稱為啟動時間(On Time, tON)，是數位電路

的狀態切換瞬間至 90%的輸出能量所需花費的時間，反之當通道狀態由導通變為

關閉時，90%的輸出能量到 10%的輸出能量所需要的時間稱為下降時間(Fall time, tFALL)，而數位電路的狀態切換瞬間至 10%的輸出能量所需花費的時間稱為關閉時 間(OFF Time, tOFF)。

圖 3.4 訊號能量變化

doi:10.6342/NTU202100829

38

3.3 晶片選擇與考量

在挑選晶片階段，規格越好的晶片越能滿足設計的限制，但代價就是極不合理 的製作成本，所以選擇適合的晶片才是最重要的方針，而本升降頻電路目的是打造 連接天線和軟體無線電的平台，並不需要造極高增益或極寬廣的工作頻率，因此沒 有太多嚴苛的要求，價低低製作成本成為一個重要的考量，在此小節將討論挑選晶 片的想法。

首先確定晶片的工作頻段，本系統的天線輻射頻率在Xband，而軟體無線電的 工作頻率於6GHz 以下，因此操作在 RF 端的晶片其工作頻率滿足 X-band，而操作 在IF 端的晶片其工作頻率在 6GHz 以下某一段區間即可，而 LO 端頻率要求會因 為IF 端晶片的工作頻率而影響頻率範圍，各個晶片操作頻率見下表。

RF IF LO

頻率 Xband, 8-12GHz Sub6GHz 4-12GHz 晶片 PA、LNA、Mixer VGA、IFAMP、Mixer Mixer、PLO

表 3-1 晶片工作頻率

確保晶片操作於所需的工作頻段後，再來挑選晶片的規格與價格，規格部分很 難全面考慮到，每一個不同功能的晶片，都有不同的挑選觀點，下表整理出挑選晶 片的規格考量重點。

doi:10.6342/NTU202100829

39

Gain P1dB IP3 Noise Figure Phase Noise 升頻電路

PA ✔ ✔ ✔

VGA ✔ ✔ ✔

Mixer ✔ ✔

降頻電路

LNA ✔ ✔ ✔

IFAMP ✔ ✔

Mixer ✔ ✔

其它

PLO ✔ ✔ ✔

SPXT ✔ ✔

表 3-2 晶片參數選擇

如3.2 節所說明的，雜續指數只在電路第一級考慮，只在降頻電路的第一級(低 雜訊放大器)和升頻電路的第一級(中頻放大器)的雜續指數納入考量；交互調變的 問題主要發生在接收端，所以接收端的電路需考量IP3；發射端的電路通常希望發 射功率越高越好，需要計算其P1dB，以避免當中某個晶片飽和，而接收端預期收 到的能量很小，在應用上電路不易進入飽和，P1dB 則不是考量重點，以下補充部 分挑選晶片的注意事項。

3.3.1 發送端中頻放大器

在一般升降頻電路的使用情形下，對於該升頻電路的中頻端輸入功率是已知 的，該輸入功率的大小可以由軟體無線電系統設定或是直接量測即可知道的，但不 同種的軟體無線電系統，所產生的基頻功率也不近相同，考量該升降頻電路的中頻 端前級電路可能結合不同的系統來應用，因此升頻電路之中頻放大器的增益是必 須可調的，以此達到整體系統最佳使用效率，其最佳使用效率就是不管任何訊號能 量從中頻端輸入，該升頻電路的射頻端能在訊號不失真的情形下有最大功率輸出，

倘若中頻端的輸能量過大，會導致整個系統進入飽和，進而使得訊號失真或晶片毀

doi:10.6342/NTU202100829

40

損，若中頻端的輸入能量過小，功率放大器無法輸出最大輸功率，導致系統消耗不 必要功率，因此中頻增益放大器的增益調整範圍必須夠大，同時具備衰減和放大的 功能，而且在增益調整上必須有一定的線性度和精細度。

3.3.2 混頻器

混頻器的晶片主要分為兩類，分別為被動式混頻器和主動式混頻器，其各自優 缺點如下表。

被動式混頻器 主動式混頻器

優點 1. LO/IF 和 LO/RF 具有較好隔離度 2.具有較低的 NF

1. LO 端驅動功率低(內部設有緩衝 放大器)

2.輸出功率較大(有較高的 OP1dB) 3.部分電路具有 LO 倍頻功能

缺點 LO 端驅動功率太高 需電源供應

表 3-3 被動式混頻器和主動式混頻器優缺點

在選擇混頻器時，LO 端的驅動功率為最直接考量因素，一般的鎖項振盪器 (PLO)的輸出功率頻約落在 0dBm 左右，而被動式混頻器的 LO 驅動功率皆要求在 15dBm 以上，這表示若要使用被動式混頻器，則需額外在鎖項振盪器和被動式混 頻器之間放置一級驅動放大器(Drive Amplifier)，以提升鎖項振盪器驅動的能力，設 計起來很麻煩，而且還多了一級電路，增加整體電路的不確定性。

而主動式混頻器雖然具有LO 倍頻功能，允許以低一半的 LO 輸入頻率進行操

作，但 LO 訊號於射頻端必然產生諸多諧波，若基頻頻率很低，所產生的諧波項

(harmonic tones)會非常相近，在應用上可能調變出諸多不必要的訊號，使得頻譜十 分雜亂，該功能適合使用於射頻端工作在較高的頻率，這也意味著基頻頻率會比較 高，其倍頻過後每一個諧波在頻譜彼此間的間距會非常遠，進而降低訊號解調後彼

doi:10.6342/NTU202100829

41

此干擾的問題，若想解決該情況，可以選擇在發射端的功率放大器(PA)和混頻器之 間額外加上一級濾波器，便可有效抑制該諧波，但這也縮小了射頻端的操作頻率範 圍，至於接收端，對於本地振盪器的要求是非常嚴格的，這會嚴重影響整體電路的 解析能力，因此就算混頻器的LO 端有倍頻功能，在應用上也會盡量避開使用。而 現今毫米波晶片大多都設計成大型集成電路，裡面涵蓋了功率放大器、混頻器、低 雜訊放大器等等，通常倍頻功能是被綁定的，但不必擔心上述狀況發生，因為內部 一定有針對這類問題特別設計。

3.3.3 功率放大器

在整個升降頻系統中，功率放大器是最消耗功率的，為整個電路系統的熱源，

所需供應的電壓和電流相其他晶片高的，一般功率放大器的設計皆有額外的腳位 Vgg 調整該晶片的工作電流，使得該晶片有啟動和關閉的順序，直流供電的穩定度 容易受到 Vgg 偏壓和杜邦線影響，價格方面也比其他晶片高出許多，價格主要反 應在操作的頻率範圍，以及是否有低相位雜訊的設計。

3.3.4 鎖項震盪器(PLO)

對於提供穩定訊號源給混頻器的LO 端口，單單只有壓控振盪器是不夠的，壓 控振盪器所振盪出了頻率會隨著環境溫度和電源供應的穩定度有所影響，因此晶 片挑選上，一定要選擇具備鎖相迴路電路的振盪器，以避免頻率漂移的情況發生。

鎖項震盪器(PLO)是由壓控振盪器(VCO)和鎖相迴路（Phase-locked loops, PLL）

組合而成的集成電路(integrated circuit)，其內部運作原理極其複雜，只需知道 PLL 內部主要有三個電路構成回授，分別是除頻器、鑒頻鑒相器(Phase Frequency

doi:10.6342/NTU202100829

42

Detector, PFD)和電荷汞(Charge Pump)[13]，電路架構如圖 3.5，連接電荷汞和壓控 振盪器的低通濾波器位於晶片外部，需自行設計或參考資料表的建議架構，石英晶 體振盪也位於晶片外部，作為鑒頻鑒相器的參考頻率，可自行決定石英晶體振盪器 的振盪頻率。

圖 3.5 PLO 內部電路架構[13]

PLO 的設置方式是將資料寫入暫存器，寫入完所有暫存器的設置，PLO 就會 自動輸出所需的頻率，這意味著PLO 是可編程的晶片，暫存器的內容十分複雜，

有諸多設定牽涉到電路的運作原理，好在大多廠商都有提供輔助軟體協助計算，因 此並不是太大的問題，在晶片挑選前，評估晶片後續是否方便操作是很重要的，建 議選購功能較基礎的。

挑選 PLO 還有個重點，就是內部 VCO 的頻率範圍，假如該晶片規格表示輸

出頻率在VCO 製造的頻率範圍外，這表示該頻率需透過倍頻或除頻的方式合成，

雖然產生出所需要的頻率，但也一定伴隨諧波，而且這些諧波的功率並不低，若諧 波情形在應用上不允許，但又希望PLO 能產生大範圍的頻率，可以選擇內部有多 個 VCO 核心的 PLO，其內部也多個負責不同頻段的 VCO，這可完美解決大範圍 頻率輸出所伴隨些諧波問題，這也意味著後續編程設定可能會很複雜。

doi:10.6342/NTU202100829

43

3.3.5 切換晶片

考量到升降頻電路有機會在雷達方面應用，切換晶片的切換速度程為了一項 重要的考量，本系統的切換晶片依用途可以分為兩部分，其各部分的晶片切換速度 會影響後續應用，見圖 3.6 切換電路示意圖，第一是做為接收端和發射端的路徑 切換，這可使用一顆SPDT 實現，它會影響該系統量測物件的最近距離，切換速度 越快，可以偵測越近的物件，第二是用於發射端或接收端到天線激發端的路徑切換，

它影響系統掃描的速度，對於雷達的應用，期望接收端和發射端的路徑切換的晶片 切換速度越快越好。

圖 3.6 切換電路示意圖

假如雷達與待測物距離為 300m，訊號來回的路徑為 600m，而電磁波在空氣 中傳播速度趨近光速(3 10 m/ sec ⁸ )，可以計算出訊號行進時間為 2 us，也就是當 訊號發送後，接收端和發射端路徑切換的切換晶片須於 2 us 內完成路徑的切換，

切換速度這會是選擇切換晶片很重要的參數。

doi:10.6342/NTU202100829

44

3.4 印刷電路板部件設置

印刷電路板的布局設計有諸多小細節需要注意，在此小結將仔細說明RF 走線 設計、直流偏壓走線寬度、散熱盤設置、陣列導通孔設置、鋪同設置。

3.4.1 RF 走線結構

從Analog Device 的布局手冊[14]建議選擇使用 Roger's 4350 材料的接地共面 波導（CPWG）系統作為傳輸線方法。其內容提供了 50 歐姆阻抗 CPWG 結構和微 帶線結構於操作頻率10GHz 的比較，見下表 3-4 Microstrip & CPWG 的結構比較 表。

微帶線 CPWG(10 mil gap)

線寬 1.12mm 0.79mm

等效介電係數 2.73 2.16

1/4 波長 4.52mm 5.11mm

基板材質: RO4350 厚度:0.51mm 表 3-4 Microstrip & CPWG 的結構比較表[14]

雖然微帶線和CPWG 為傳輸線結構，但 CPWG 結構相較微帶線結構的線寬減

少 30％，這使傳輸線的線寬與晶片腳位線寬度更加接近，降低了線路之間阻抗不

連續的問題，而且 CPWG 允許 RF 線之間有較大的接地層，從而增強了隔離度並 減少了洩漏。由於使用CPWG，因此必須具有沿 RF 傳輸線連接頂部和底部接地層 的通孔，以實現模型化的傳輸線性能。此外，通孔的邊緣應與接地平面的邊緣相距 傳輸線1 個孔徑的距離。

本系統RF 走線參考評估板的設計，使用相同板材和傳輸線結構，其傳輸線結 構如下圖 3.7 所示，相關參數見下表 3-5。

doi:10.6342/NTU202100829

45

圖 3.7 傳輸線結構

材質 RO4350

介電係數 3.66

w 0.406mm(16 mils) g 0.33mm(13 mils)

h 0.254mm

hole size 0.2mm 表 3-5 傳輸線結構相關參數

在設計過程中，模擬是重要的一環，但更建議直接參考晶片評估板的PCB 布

局，可以將其傳輸線結構直接使用，其原因有二，第一是評估板的電路布局圖RF

走線的結構是最接近官方的預設，二是在模擬GCPW 的結構不論該結構如何變化，

模擬結果都不會差太多， 圖 3.8 為一段 9 公分 GCPW 結構於不同線寬與間隙的 模擬結果，線寬分別為 0.2mm、0.4mm、0.6mm 和 0.8mm，間隙分別為 0.1mm、

0.2mm 和 0.3mm，是一組線寬和間隙變化很大的組合，可以發現其 S12 的並沒有 很顯著的差距，最差的S12 也只有-2.5dB，況且實際設計的傳輸線長度不太有機會 拉到 9 公分長度，所以模擬實際布局設計的走線長度，其 S12 的變化會更小，如 果選擇損耗最小結構(width = 0.6mm、gap = 0.3mm)作為 RF 走線參考，這會面臨是 在晶片的焊盤寬度與 RF 走線寬度會有落差(本電路所使用晶片的焊盤寬度大約在 0.3mm 左右)，若不設計一段遞減傳輸線路(Tapered transmission line)做銜接， RF 走線會因為太寬而碰到相鄰兩邊的焊盤，在此就需要在做一次的遞減傳輸線路設

doi:10.6342/NTU202100829

46

計，因此選擇最好的傳輸線模擬結果未必是最符合設計需求，所以模擬傳輸線很難 得到什麼決定性的結論，建議直接參考官方測試板的布局設計。

2 4 6 8 10 12

-4 -3 -2 -1 0

S12 (dB)

Frequency (GHz)

gap=0.1 width=0.2 gap=0.2 width=0.2 gap=0.3 width=0.2 gap=0.1 width=0.4 gap=0.2 width=0.4 gap=0.3 width=0.4 gap=0.1 width=0.6 gap=0.2 width=0.6 gap=0.3 width=0.6 gap=0.1 width=0.8 gap=0.2 width=0.8 gap=0.3 width=0.8

圖 3.8 CPWG 模擬結果

並不是否定模擬的重要性，只不建議只模擬引腳與引腳之間的RF 走線，極大 部分的情況是需要模擬的，以下列出幾種情況：一是若官方尚未提供晶片的電路布 局圖，此時根本沒有參考的結構，就必須模擬了，二是若線段有被動電路相連，例 如濾波器、功率分配器、天線等等，因為RF 線段可能需要使用不同線寬做後端被 動電路匹配，線段會提供一些寄生效應，這在某些被動電路特別敏感，這些情況就 必須依照模擬來調整，三是當設計頻段進入毫米波，走線損耗會非常明顯，其模擬 結果具有極大的參考價值。