Chapter 3 升降頻系統電路設計
3.7 鎖相振盪電路設計
本電路是為了實現可以穩定提供乾淨的訊號給混頻器的LO 端口，為了避免電 源供應造成電路工作的不穩定，因此將低壓降線性穩壓器(Low-dropout regualor)整 合在電路上，實測上，只需供應6V 以上的電壓以驅動整個電路運作，該電路總共 有兩個端口，其中以一端口可以輸出 3400MHz 至 6800MHz 的穩定訊號，而另一 個端口能輸出6800MHz 至 13600MHz 的穩定訊號。
圖 3.43 鎖相振盪器電路配置
3.7.1 元件介紹
鎖相振盪電路的材料見表 3-26 鎖相振盪器電路材料表
。
Component Number Qty
PLO ADRF5356 1
LDO regulator-3.3V ADM7150ACPZ-3.3-R7 1 LDO regulator-5V ADM7150ACPZ-5.0-R7 1 Crystal Oscillator AK5DAF1-122.8800 1
Balun HHM1595A1 1
表 3-26 鎖相振盪器電路材料表
doi:10.6342/NTU202100829
77
鎖相迴路振盪器(Phase locked oscillator, PLO)
鎖相迴路振盪器的晶片採用Analog Device 公司的 ADF5356，ADF5356 內部 具有集成的VCO 電路，其基本輸出頻率範圍為 3400 MHz 至 6800 MHz，寬頻的 VCO 設計允許其中一個射頻輸出(RFB)在 6.8 GHz 至 13.6 GHz 的頻率範圍內工作，
而一系列分頻器允許另一個射頻輸出(RFA)工作在 53.125 MHz 至 6800 MHz 之間。
此外，VCO 頻率被連接成 1、2、4、8、16、32 或 64 分頻電路，從而使用戶能夠 產生低至53.125 MHz 的 RF 輸出頻率。對於需要隔離的應用，可以將 RF 輸出級
靜音。靜音功能可通過引腳和軟件控制。所有片上寄存器的控制都是通過簡單的3
線接口進行的，ADF5356 採用 3.15 V 至 3.45 V 的模擬和數字電源供電，電荷泵和 VCO 的電源電壓為 4.75 V 至 5.25V。ADF5356 還包含硬件和軟件掉電模式。
圖 3.44 鎖相迴路振盪器的功能圖[26]
doi:10.6342/NTU202100829
78
Parameter Typical value Units Frequency Range(RFA) 54 - 6800 MHz Frequency Range(RFB) 6800 - 13600 MHz
Logic input High Low
2.9 0.4
V Power supplies
Analog power & Digital power CP and VCO Supply Voltage
3.3 5
V Supply current
Total Digital and Analog Current IVCO
82 70
mA 表 3-277 鎖相振盪器的性能分析[26]
低壓降線性穩壓器(Low-dropout, LDO)
低壓降線性穩壓器是一種電壓調節元件，從較高的輸入電壓轉換成較低輸出
doi:10.6342/NTU202100829
79
3.7.2 電路佈局
鎖項振盪器的疊構圖如下圖 3.46，第一層板層(M1)作為 RF 訊號的走線，其 板子材質為RO4350，厚度為 10mil(0.254mm)，而第二層(M2)和第三層(M3)作為數 位和電源走線所使用，板子材質是TU-768，厚度分別為 35mil 和 10mil，由於該兩 層並不需要特殊的配置，因此板子材質是由廠商配置的。 轉換器(balanced to unbalanced, balun)，將兩輸出端口變為一個輸出端口，而本電路 採用第二種接法，其原因為考量平衡-不平衡轉換器的損耗後，理論上兩端口的輸 出功率相較單一端口輸出的工率更高。
引腳CPOUT至引腳VTUNE中間是一個濾波器電路，其電路允許自行設計，可以 PCB Stack Up
Layer Type Thickness (mil)
Top side solder mask 0.70 mils Bottom side solder mask 0.70 mils
TOTAL 62.40 mils
1.58 mm
doi:10.6342/NTU202100829
80
使用Analog Device 公司出的輔助軟體 ADIsimPLL 協助設計，其軟體提供方便且 簡易的方式評估個架構濾波器對電器表現的影響，而本濾波器的電路架構採用資 料表建議的設計。
圖 3.47 鎖相迴路振盪電路的電路圖
圖 3.48 鎖相迴路振盪電路之 PCB 線路佈局圖
doi:10.6342/NTU202100829
81
(a) (b)
圖 3.49 (a)切換電路頂層佈局圖 (b)切換電路第二層佈局圖
(a) (b)
圖 3.50(a)切換電路第三層佈局圖 (b)切換電路底層佈局圖
3.7.3 數位控制
ADF5356 內部共 13 個暫存器，每個暫存器共有 32 個位元，該 32 位為中的後 4 個位元為移位暫存器的控制位元（C4，C3，C2 和 C1），其狀態決定了資料存放 位置，資料輸入方式為最高有效位（the Most Significant Bit, MSB），意思為最高位
元的資料優先輸入，然後透過時脈正緣觸發判斷資料狀態並寫入暫存器，利用LE
將資料存放至移位暫存器的控制位元所指定的暫存器位置，見圖 3.51，CLK 為時 脈，DATA 為資料狀態，LE(Load enable)為啟用載入。
doi:10.6342/NTU202100829
82
圖 3.51 資料寫入時序圖[26]
輸出頻率的控制包括一個10 位元除法計數器(RF Divider)，一個 16 位整數 N 計數器(INT)，一個 24 位小數計數器(FRAC1)，一個 28 位輔助小數計數器(FRAC2) 和一個28 位輔助模數計數器(MOD2)，使用以下方程式對 ADF5356 頻率合成器進 行編程：
1 2
2 /
RFOUT 1 PDF
FRAC FRAC
f INT MOD f Divider
MOD
doi:10.6342/NTU202100829
/ 4225.6 / 61.44 68.7760416666666667
VCO PFD
1 int 1 13019818
FRAC = MOD FRAC = (3-9)
PFD PFD CHSP
MOD f GCD f f
MHz GCD MHz kHz
=
=
=
(3-11)
doi:10.6342/NTU202100829
84
2 1536 1024
FRAC = Remainder =
(3-12) 其中 fPDF可由公式(3-4)算出，見下公式 3-13122.88MH 1 0 =61.44MH 2 (1 0)
fPFD = z + z
+ (3-13)
求出所有的因子後，可以由公式3-3 算出 2112.8MHz，見下公式 3-14 13019818 1024
2112.8MH 68 1536 61.44 / 2
16777216
doi:10.6342/NTU202100829
85
鎖相振盪器的數位控制由Arduino 板實現，將輔助程式 ADF4355 所計算出的 資料寫入至暫存器，初始上電時，必須按順序對ADF5356 暫存器進行編程，編程 順序如下：
暫存器 13 → 暫存器 12 → 暫存器 11 → 暫存器 10 → 暫存器 9 → 暫存器 8 → 暫存器 7 → 暫存器 6 → 暫存器 5 → 暫存器 4 → 暫存器 3 → 暫存器 2 →
暫存器1 → 確保在暫存器10 到暫存器 0 的寫入時間經過了超過 16 個 ADC 時鐘 週期(例如：如果 ADC 時脈=99.417 kHz，需等待 16/99,417 秒= 161us) → 暫存器 0。
頻率的更新需要更新暫存器 2 和暫存器 13 中的小數值(FRAC2)和模數值 (MOD2)，以及暫存器 1 中的小數值(FRAC1)和暫存器 0 中的整數值(INT)，建議先 更新暫存器10 來執行與溫度有關的 VTUNE 校準。對於暫存器的寫入順序必須如 下：
暫存器13 → 暫存器10 → 暫存器2 → 暫存器1 → 確保在暫存器10 到暫存 器0 的寫入時間經過了超過 16 個 ADC 時鐘週期 → 暫存器0。
圖 3.54 為鎖相迴路電路數位控制程式碼，使用 Arduino 內部 SPI 的函式庫來 完成實現，透過4 個 SPI.transfer()將 32 位元的資料寫入至 ADF5356 暫存器中，其 中Arduino Uno 板編號 9、11、13 的數位針腳分別對應鎖相迴路電路的 LE、DATA、
CLK 腳位。
doi:10.6342/NTU202100829
86
圖 3.54 鎖相迴路電路數位控制程式碼
doi:10.6342/NTU202100829
87