第三章 研究動機與問題描述
3.2 問題描述
在印刷電路板設計中，單一晶片的繞線區域可以被看成繞線方格的二維矩陣陣 列，每一個繞線方格由四個圓形接點所組成。通常單一晶片的輸入/輸出信號傳輸線 路，可以分成差動對信號傳輸線和一般單一信號傳輸線，在單一晶片內所有信號傳輸 線的跳脫繞線路徑，差動對信號傳輸線比一般單一信號傳輸線變得更重要的原因，是 因為差動對信號傳輸線有長度匹配的限制考量。
單一晶片內差動對跳脫繞線與一般單一信號線的跳脫繞線，兩者跳脫繞線的順序 考量問題，如果一般單一信號線比差動對信號線先完成跳脫繞線到晶片邊界，則一般 單一信號線的跳脫繞線結果，可能會影響差動對跳脫繞線到晶片邊界，造成差動對跳 脫繞線無法完成。
單一晶片內要完成所有信號傳輸線的跳脫繞線，差動對的跳脫繞線順序要在一般 單一信號線之前，完成差動對跳脫繞線到晶片邊界，差動對跳脫繞線的結果可以被視 為障礙物，一般單一信號線可以利用已知障礙物基於流量之跳脫繞線方法，從繞線接 點跳脫繞線到晶片邊界。
由[11]可以知道單一晶片內有多對差動信號傳輸線的來源端，在圓形接點行列排 列而成的二維矩陣陣列上，並且在單一層繞線平面上要進行跳脫繞線。不同編號的差 動信號傳輸對，不會擺放重覆繞線接點矩陣陣列位置，不同編號的差動對信號傳輸線 彼此是獨立關係。
差動對信號傳輸線進行繞線時，可以在相鄰兩個圓形接點之間的空間進行繞線，
但是相同編號差動對的兩條繞線要保持最小間距，不同編號差動對彼此之間要保持一 定安全距離，每一個繞線方格有容量值限制通過繞線數量。
任何差動對是由相同編號的兩條單軌繞線在會合方格合併而成，然後再從會合方 格繞線到晶片邊界。相同編號的差動對兩條單軌繞線不能發生互相交叉，不同編號的 差動對單軌繞線彼此亦不能發生互相交叉。任何一對差動對為了維持信號傳輸品質，
差動對的兩條單軌繞線不能超過最大容忍長度差的限制，所以，長度限制(length
25
constraint)條件，成為單一晶片內任何差動對單軌繞線的重要考量因素。
任何一對差動對基於長度限制下，差動對的兩條單繞線應該盡快合併，差動對的 兩條單軌繞線會合後，然後進行跳脫繞線到晶片邊界，差動對的雙軌繞線起點為會合 方格。相同編號的差動對雙軌繞線彼此不能發生互相交叉，以及不能發生迴路，不同 編號的差動對雙軌繞線亦不能發生互相交叉。
對於差動對繞線長度的計算，為了簡化繞線長度計算，繞線通過的繞線方格數量 做為繞線長度，單軌繞線是從繞線接點到會合方格的繞線方格數量，雙軌繞線是從會 合方格到晶片邊界的繞線方格數量。繞線總長度計算，差動對兩條單軌繞線取最長的 單軌繞線做為單軌繞線長度，加上雙軌繞線之繞線長度的總合。
單一晶片內圓形接點行列排列而成的二維矩陣陣列，總共有rxs 圓形接點的二維 矩陣陣列大小，以 𝑃 = {𝑝(1,1), 𝑝(1,2), … , 𝑝(1,𝑠), … , 𝑝(𝑟,1), 𝑝(𝑟,2), … , 𝑝(𝑟,𝑠)}做為圓形接點二 維矩陣陣列的集合(P)，單一晶片內總共有 n 對差動對，以 𝑁 = {𝑛1, 𝑛2, … , 𝑛𝑛} 做為 差動對的集合(N)，n 對差動對在圓形接點二維矩陣陣列集合中。繞線方格數量總共有 (r-1)x(s-1)，以 𝑇 = {𝑡(1,1), 𝑡(1,2), … , 𝑡(1,𝑠−1), … , 𝑡(𝑟−1,1), 𝑡(𝑟−1,2), … , 𝑡(𝑟−1),(𝑠−1)}做為繞線 方格二維矩陣陣列的集合(T)。
任何差動對的兩個繞線節點在圓形接點二維矩陣陣列位置，單一晶片內全部差動 對跳脫繞線只能在單一層繞線平面上進行繞線。所以，限制條件第1 項，單一層繞線 層上任何兩條繞線彼此不能發生互相交叉。限制條件第2 項，單一晶片內單一層繞線 層上，相鄰兩個圓形接點之間有容量限制。 限制條件第 3 項，任何差動對的兩條單 軌繞線之間有長度限制條件，長度限制是相同編號差動對兩條單軌繞線的繞線長度之 差。繞線輸出結果，在單一繞線層平面上差動對跳脫繞線，可以完成跳脫繞線的最大 數量。
單一晶片內有rxs 圓形接點二維矩陣陣列，n 對不同編號差動訊號對，以球柵陣 列封裝晶片底層金屬凸塊的錫球做為對外接腳，在印刷電路板上設計及佈局，要考量 單一晶片內有n 對不同編號的差動對跳脫繞線問題，首先需要輸入球柵陣列封裝晶片
26
的相關資料，如下列所示。
(1) 球柵陣列封裝晶片尺寸。
(2) 錫球接腳之間的距離。
(3) 接腳編號及位置。
(4) 錫球尺寸。
(5) 圓形錫球接點直徑。
(6) 差動對數量與接腳位置。
(7) 電源與接地接腳位置。
(8) 訊號輸入/輸出與資料輸入/輸出接腳位置。
將以上資料進行整理，我們主要處理n 對不同編號的差動對佈局工作，其他電源 或一般單一信號線接腳的資料先暫時不使用。球柵陣列封裝晶片相關資料分析後，可 以知道晶片元件在印刷電路板上所需的擺放空間，晶片元件接腳矩陣陣列數量，晶片 元件內差動對的數量，晶片元件差動對的訊號接腳位置，以及知道單一晶片的面積大 小。以下介紹差動對的繞線限制，和單一晶片內差動對跳脫繞線，長度限制之差動對 跳脫繞線的問題。
(1) 差動對兩條繞線的繞線總長度要相近。
(2) 差動動兩條繞線的線寬必須相同。
(3) 差動動的兩條繞線必須彼此靠近並且平行，和保持最小間距，以及遠離其它繞 線。
單一晶片內圓形接點的二維矩陣陣列集合，用變數P 表示，一組差動對的集合在 圓形接點矩陣陣列中，用變數 N 表示。相鄰兩個圓形接點之間的容量限制值，用變 數c 表示，任何差動對的長度限制，用變數 lmax表示。差動對長度限制的跳脫路徑問 題，要找到所有差動對繞線到晶片邊界都不相交的路徑，並且滿足長度限制條件。在
27
單一繞線平面上，不相交限制和容量限制條件，使得所有差動對跳脫繞線的繞線總長 度能達到最小。
單一晶片內12x12 圓形接點的二維矩陣陣列，有 15 對差動對跳脫繞線，相鄰兩 個圓形接點之間的容量限制值是2，任何一對差動對長度限制的繞線方格是 1。15 對 差動對跳脫繞線的可繞性是100%，繞線總長度是 62，繞線結果如圖 3.3 所示。
圖3.3 長度限制之差動對跳脫繞線結果
28