7.1 結論
我們提出長度限制之差動對跳脫繞線，給定單一晶片內一組差動對的集合，和差 動對的最大容忍長度差。基於工業電路板上，觀察差動對跳脫繞線結果，所有的差動 對可以分為區域差動對和全域差動對。我們提出兩階段跳脫繞線，第一階段區域差動 對之直接跳脫繞線，首先，選擇滿足長度限制下會合方格，和得到區域差動對的單軌 繞線區域。接著，從差動對會合方格到最近邊界的跳脫距離，全部區域差動對由小到 大排列，然後，分配區域差動對直接跳脫繞線路徑。最後，一些區域差動對可以完成 直接跳脫繞線，和使用直接跳脫路徑繞線到邊界。第二階段反覆已知障礙物基於流量 之全域差動對跳脫繞線，首先，選擇滿足長度限制下適合的會合方格，和得到全域差 動對的單軌繞線區域。然後，可用繞線方格分割，全域差動對的單軌繞線區域，和已 分割區域，以及加入起點和匯點，建構成一個相鄰圖形。最後，全域差動對可以跳脫 繞線，和使用已知障礙物基於流量的跳脫路徑繞線到邊界。
根據實驗結果顯示，我們所提出的方法達到100％跳脫繞線可完成率，與 Yan 提 出基於網路流量[11]的方法做比較，由數據得知我們所提出的方法 CPU 執行時間平均 降低79.6％。實驗在測試範例中，我們提出的方法在合理 CPU 執行時間內，單一晶 片內所有差動對滿足最短長度限制，得到長度限制之跳脫繞線結果。
69
7.2 未來研究
單一晶片元件內任何差動對擺放位置密集，考量如何分配繞線區域大小的問題，
繞線區域內差動對跳脫繞線順序如何制定，在單一繞線平面上，跳脫繞線可完成率最 多可以達成多少。
單一晶片元件內差動對順序跳脫繞線，如何解決擁擠度問題，如果單一繞線方格 內可以容納兩對差動對，每一個繞線方格的交通量變大，相鄰兩個繞線接點有容量限 制。單一繞線方格內容量限制的制定，和相鄰容量限制和對角線容量限制，以及繞線 方格最小切割，在單一繞線平面上，繞線總長度是否可以達到最佳。
兩個晶片元件之間差動對和單一信號匯流排繞線，依照編號彼此配對繞線，除了 考慮如何分配繞線順序，以及是否可以使用到最少繞線層數，將全部繞線工作完成。
兩個元件之間匯流排繞線有順序問題、長度限制問題，那些繞線可以直接繞線，那些 繞線必須繞遠路。
70
參考文獻
[1] G. H. Shiue, W. D. Guo, C. M. Lin, and R. B. Wu, “Noise Reduction Using Compensation Capacitance for Bend Discontinuities of Differential Transmission Lines,” IEEE Transactions on Advanced Packaging, vol. 29, no. 3, pp. 560–569, Aug.
2006.
[2] J. W. Fang, I. J. Lin, P. H. Yuh, Y. W. Chang, and J. H. Wang, "A Routing Algorithm for Flip-Chip Design," IEEE/ACM International Conference on Computer-Aided Design, pp. 753–758, 2005.
[3] Y. Tomioka and A. Takahashi, “Monotonic parallel and orthogonal Routing for single-layer ball grid array packages,” Asia and South Pacific Conference on Design Automation, pp. 642–647, 2006.
[4] R. Wang, R. Shi, and C. K. Cheng, “Layer minimization of escape routing in area array packaging,” IEEE/ACM International Conference on Computer-Aided Design, pp. 815–819, 2006.
[5] J.-W. Fang, C. H. Hsu, and Y. W. Chang, “An Integer Linear Programming Based Routing Algorithm for Flip-Chip Design,” ACM/IEEE Design Automation Conference, pp. 606–611, 2007.
[6] T. Yan and M. D. F. Wong, “BSG-Route: A Length-Matching Router for General Topology,” IEEE/ACM International Conference on Computer-Aided Design, pp.
499–505, 2008.
[7] J. W. Fang, K. H. Ho, and Y. W. Chang, “Routing for chip-package-board co-design considering differential pairs,” IEEE/ACM International Conference on Computer-Aided Design, pp. 512–517, 2008.
[8] J. W. Fang and Y. W. Chang, “Area-I/O Flip-Chip Routing for Chip-Package Co-Design,” IEEE/ACM International Conference on Computer-Aided Design, pp.