2-1 氧化鋅材料背景
在此我們簡述氧化鋅(zinc oxide, ZnO)的基礎物理性質。氧化鋅是由II-VI族元 素所組成的寬能隙化合物半導體，為直接能隙。其光學能隙(optical band gap)在室 溫下約為3.37eV [5]。由圖2-1所示，氧化鋅的結晶屬於六方最密堆積(hexagonal closed-packed, HCP)中之纖鋅礦結構(wurtzite structure)，其晶格常數分別為
a=3.19Å，c=5.21 Å。由鋅原子構成在六角柱的點，而每四個鋅原子所組成的四面 體中心位置與氧鍵結[6]。表2-1為氧化鋅基本物理性質[5]。
2-1-1 氧化鋅薄膜導電性質
無掺雜的氧化鋅具有自然形成的本質缺陷，如氧空缺(Oxygen Vacancies, VO)、間隙中的鋅離子(Interstitial Zinc, Zni)[7]以及氫佔據氧位置的缺陷(hydrogen bound in an oxygen vacancy, HO)[8]...等等，所以是屬於N型的半導體。但導電的能 力不佳，為了進一步增加氧化鋅薄膜的導電性，一般常以掺雜的方式來提升載子 濃度(Carrier concentration)的數量。例如III族硼(Boron)掺雜的BZO[9]、鋁(Aluminum) 的AZO[10]或銦(Indium)的IZO[11]，皆是以III族元素去取代鋅的位置後放出一個自 由電子以達到提升N型濃度的目的。而在文獻[12]中討論了III-V族共掺雜(co-doped) 的一些優勢：作者T. Yamamoto認為共掺雜時施體(Donor)濃度和受體(Acceptor)濃 度會因為自我補償(self-compensated)的機制，所以彼此間具有比單一掺雜時更強的 吸引力，所以能夠增加雜質有效掺雜的數量。除此之外共掺雜能夠同時降低受體 濃度的位置以及提高施體濃度的位置，使他們活化缺陷所需要的能量變低(圖 2-2)，進而提升載子濃度。
2-2 金屬－半導體接面載子傳輸機制簡述
由於我們的元件結構是屬於P+-N-N-的結構，我們在此借用S.M, Sze於半導體元 件物理第二版(Physics of Semiconductor Devices , 2nd)一書中對於金屬-半導體接面 載子傳輸機制的討論。這些分析有助於我們在第四章中探討元件於SET狀態中電阻 變化情形與量測溫度之間的關係。
圖2-3金半接面於順向偏壓時的載子機制圖[13]，將載子傳輸機制區分為：
(1)熱游子放射(Thermionic emission)：載子能量高於蕭基位障形成的電流。
(2)熱游子場發射(Thermionic field emission)：載子能量低於蕭基位障但能夠利用 量子穿隧效應(Tunneling effect)的機制所產生的電流。
(3)復合(Recombination)：電子電洞對(electron-hole pairs)在空乏區(Depletion region)中的復合電流。
(4)和(5)分別為電子和電洞的擴散電流，這兩個機制可以在結構的中性區產生復 合電流[13]。
我們認為元件機制在初始狀態(Initial State, IS)時可能是由熱游子放射主導，所 以在4-2-3節中以升溫I-V量測的方式並經過公式運算得到理想因子η和位障高度ϕb
(詳細公式推導請參照3-4節)。
而設定狀態(SET)的機制可能是由熱游子放射和熱游子場發射兩者競爭，兩者 的區別為升溫時量測電流是否有明顯提升。我們在4-2-4和4-3-4節中有進一步的討 論。
2-3噴霧熱裂解法簡述
以本實驗所使用的醋酸鋅(Zinc acetate)[15]和氯化鋅(Zinc chloride)[16]為例，其反 應式為：
從之前學長的經驗，我們在實驗中以ON-0.5sec/OFF-5sec 做為最佳的霧化切 換時間[53]。
當液滴擴散至加熱座上時會產生蒸發、乾燥等等現象，而當發生上述所模擬 的反應方程式的狀況時，霧化的醋酸鋅和氯化鋅液滴能夠藉由加熱的方式得到足 夠高的能量打斷化學鍵並形成鋅離子(Zn2+)，這個反應就是裂解(Pyrolysis)。而我 們的裝置並沒有經過抽真空的手續，所以系統中會存在許多的空氣，此時鋅離子
與空氣以及溶液中的氧離子(O2-)結合即可形成氧化鋅的分子並且在基板上沉積形 成薄膜。
氧化鋅除了薄膜的形貌之外，也可以透過化學水浴法(Chemical Bath
Deposition,CBD)[17]、溶膠凝膠法(Sol-Gel Process)[18]等方式去達成形成六角柱的 形貌，但有製程時間較長、需要先長晶種層等等的限制；在此我們能夠透過改變 前驅溶液即可達成，而且成長速度也較快。
2-4 電阻性記憶體
2-4-1 元件背景
電阻性記憶體(Resistive Random Access Memory ,RRAM)是一種可以藉由高 阻(訊號:0)與低阻(訊號:1)間的阻抗轉換(switchable resistance)方式達成記憶效應 的元件(圖 2-7)，由於其具備結構簡單、低功率以及非揮發式等優勢[2]，所以是近 年來被廣泛研究的元件之一。
建構此元件大都是以金屬-絕緣-金屬(MIM)的方式，而中間的絕緣層(Insulator) 所使用的材料有過渡金屬氧化物：例如氧化鋅(ZnO)[19]、銅的氧化物(CuxO)[20]、
二氧化鈦(TiO2)[21]、二氧化鉿(HfO2)[22]。除此之外還有使用多元金屬氧化物 [23,24]、有機聚合物[25]。
電阻性記憶體的通道形成原理其實相當複雜，至今仍然很多人嘗試要以一套 解釋去涵蓋這個電阻轉換的現象，圖2-4 中 Rainer Waser 等人統整了電阻轉換機 制的一些種類，其中最被廣泛接受的是燈絲理論(Filament theory)[26]。以下我們 要介紹的是燈絲理論中的價電子轉化反應(Valance change effect)[27]和金屬離子 的電化學反應(Electrochemical metallization effect)[28]。
在此我們以文獻[29]中 Jing Qi 等人所模擬的物理現象為例來介紹這種的運作 機制。由圖2-6 所示，在還沒量測前的元件絕緣層中會自然地充滿很多的缺陷，
其中包含氧空缺，我們將此時的記憶體定義為初始狀態(Initial State, IS)。當我們 給予順向偏壓的時候原本晶體中的氧離子(OO)在陽極(Anode)進行反應：
見圖2-7 中箭頭 1。
而圖D 中當我們施加反向偏壓時，會看到在順向偏壓時分開的氧離子會回頭 和帶電荷的氧空缺復合致使通道阻斷，此時元件量測到的電流會從高變低，我們 稱這時候的高阻現象為非設定狀態(RESET)。可參見圖 2-7 中從箭頭 2 至 4 的變 化情形。
此後由於通道雖然暫時被阻斷，但因為曾經形成過的關係所以缺陷的分布不 像初始一般星羅棋布，此時缺陷分布情形應是接續著原先燈絲形成的路徑只是中 間斷開而已，所以不需要像頭一次一般費力地去將之開啟。如圖2-7 中箭頭 5 所 示。
而金屬離子的電化學反應和電鍍(electroplating)時會產生的氧化還原 (Reduction-Oxidation,Redox)反應很像，如下式：
陽極(Anode)：
M
M
Z Ze
(式 2-5) 陰極(Cathode)：M
Z Ze
M
(式 2-6)當我們施加順向偏壓時，陽極會因為氧化反應而產生很多的金屬離子並往負 極推送，而金屬離子將會在負極得到電子並還原成金屬原子。當原子數累積到一 定程度後將會形成通道導致元件電阻變小。而施以反向偏壓時則反之，當電壓值 大到一定程度後通道會斷開使元件電阻變回高阻的RESET狀態。不過電化學反應 的陽極因為需要使用容易產生氧化反應的材料，所以一般都考慮活性較高的金屬 如銀(Ag),銅(Cu)或鎳(Ni)使解離效率快；而陰極則為了使還原反應的效率增加，所 以需要使用活性低的金屬如鉑(Pt)、銥(Ir)、鎢(W)和金(Au)，而中間的絕緣層就需 要具有電解質的效果，以方便金屬離子遷移為主[28]。
2-4-2 電阻性記憶體量測方式
電阻式記憶體常見的量測方式有以下兩種：直流電壓掃描(DC voltage sweep) 及電子脈衝式引發阻抗值轉換(electric-pulse-induced resistance)兩種。以下將簡述這 兩種量測的特色：
(1)直流電壓掃描(DC voltage sweep)：
本量測法如圖2-7所示，在前面我們所舉例的文獻[29]就是用此方法。使用順 向偏壓(Forward bias)或反向偏壓(Reverse Bias)的方式去切換元件狀態。這種作法的 優點是可以逐次觀察電阻值的變化情形和透過反覆測量的方式觀察元件狀態維持
(2)電子脈衝式引發阻抗值轉換(electric-pulse-induced resistance,EPIR)量測法：
本量測法是利用脈衝的切換去快速轉換元件的阻值。我們可以控制的量測變
的電阻性記憶體於量測中的實驗成果[31]。
本論文中我們所使用的量測法是屬於直流電壓掃描。除了能夠確實得知元件 於偏壓增加過程中的電阻變化情形，也能夠透過量測結果確實得到切換狀態所需 要的偏壓值和限流情形。這些初步的結果有助於我們在更進階的量測方法時做出 更精準的量測參數設計。
表2-1 氧化鋅基本物理性質[5]
表2-2 不同元件於電阻性記憶體特性量測參數[31]
圖2-1 氧化鋅的纖鋅礦結構(wurtzite structure)[55]
.
圖2-2 共掺雜與掺雜活化能位置的示意圖 [12]
圖2-3 金半接面於順向偏壓時載子不同傳導機制示意圖[13]
圖2-4 電阻轉換機制理論分類[28]
圖2-5 燈絲形成與斷裂示意圖[25]
圖2-6 電阻性記憶體切換狀態示意圖[29]
圖2-7 電阻性記憶體切換狀態的 I-V 曲線[29]
圖2-8 氧氣析出致使電極損壞的表面形貌圖[30]
圖2-9 高阻與低阻與多次切換狀態的變化情形[54]