噴霧熱裂解法製備N型氧化鋅於P型矽基板結構之研究
122
0
0
全文
(2) 論文電子檔案上網授權書.
(3) 口試委員會審定書. ii.
(4) 誌謝 一晃眼來高雄已經滿六年了，一直以來都是靠著別人的幫助才能讓我順利 邁向畢業的這一天。首先感謝光電組的施明昌老師、郭馨徽老師和馮瑞陽老師， 因為你們的提攜我才有機會念碩士班。感謝實驗室的夥伴易達兩年來的陪伴， 實驗室的事情沒有你的分擔一定會更加繁重。感謝電機系辦助理薏婷姐和佳恬 姐不厭其煩地教我如何幫助老師處理實驗室公務。感謝 100 級的尚易學長，從 大三做專題開始，直到現在還是會常常關心我的實驗成果。感謝 101 級紹頤學 長在 XRD 和 SEM 數據上的大力幫忙；感謝 101 級偉民學長在我剛進實驗室時 不厭其煩的指導我直到進入狀況，在今年時還能抽空接我電話教我處理疑難雜 症。感謝 101 級峻維學長啟蒙我如何操作噴霧法。感謝明岳學長、子暘學長在 我找工作時的大力幫忙，我會繼續努力，不會辜負你們的好意。感謝五樓的方 薪惟同學兩年來幾乎是有求必應的幫忙，讓我在實驗上得到很多的助力。感謝 103 級學妹郁琁和學弟衍文在實驗和公務上的幫忙，也期許你們的學業能夠在 未來的日子裡蒸蒸日上。 再來要感謝我的父母，在經濟上幾乎是給我吃飽穿暖的支持，讓我可以無 後顧之憂地完成學業。感謝我的阿姨和姨丈，在我剛來高雄的日子裡給我很多 的關懷。感謝我的姑姑和姑丈，在我電腦壞掉不知道怎麼辦的時候願意遠從台 南來幫助我。感謝台南的林伯伯和徐阿姨，在很長的一段時間裡你們把我當兒 子疼，雖然未來可能不太有機會再見面了，但你們對我的好我會一直記得。 最後要特別感謝我的指導教授藍文厚老師，從大二那年開始第一次上老師 的工數開始就一路讓他操心到現在；老師在很大程度上給了我很多的幫助，但 也給他添了很多的麻煩。老師對我的人生啟發了很大的影響，他講過的話和曾 經對我的好我會一直記在心裡，兩年來謝謝老師的費心了。 感謝了這麼多人只因為這份論文的完成不是只有我一個人的事，如果沒有 您的幫忙我的這段路一定會走的倍加艱辛。. iii.
(5) 噴霧熱裂解法製備N型氧化鋅於P型矽基板結構之研究 指導教授：藍文厚 教授 國立高雄大學電機工程學系 學生：周逸群 國立高雄大學電機工程學系碩士班(光電組) 摘要 本論文我們使用噴霧熱裂解法製備一層無刻意摻雜的氧化鋅於p型矽基板上，然後 再成長一層低電阻率的銦氮共摻雜氧化鋅薄膜。主要的實驗變因是無摻雜氧化鋅層的沉 積時間和熱處理溫度。在此我們先以表面和側面形貌以及結晶品質來分析樣品的特性。 在銦氮共摻雜氧化鋅薄膜上做好電極即完成元件，元件可以經由電流-電壓的直流 量測法得到電阻性記憶體的特性。 當元件的無摻雜氧化鋅層沉積時間低於2.5分鐘時元件可以量測到從高電阻狀態轉 換成低電阻狀態的現象，但無法再轉換回去；而當沉積時間高於5分鐘時元件的高低電 阻狀態可以互相切換。高電阻狀態和低電阻狀態之間的最大電流比值出現在無摻雜氧化 鋅層沉積15分鐘的樣品為5×103。 之後我們藉由變溫的直流量測法去比較不同熱處理情形的無摻雜氧化鋅層的元 件，並藉此分析載子傳輸的現象。. 關鍵字：噴霧熱裂解法, 氧化鋅, 電阻性記憶體, 電流-電壓直流量測法, 載子傳輸. iv.
(6) Investigation the structure of N-type ZnO fabricated on P-type Si Substrates by Spray Pyrolysis. Advisor(s)：Dr. Wen-How Lan Institute of Electrical Engineering National University of Kaohsiung Student：Yi-Chun Chou Institute of Electrical Engineering (electrical-optical engineering) National University of Kaohsiung ABSTRACT In this thesis we deposited the low resistivity Indium-Nitrogen co-doped ZnO thin film on p-type silicon substrates with a non-intensionally doped (ND) Zinc Oxide interlayer by spray pyrolysis. The deposition time and post heat treatment for the ND ZnO inter layer were studied. Film surface morphology and crystalline quality were characterized. After the metal contact formation with process, the device was formed. The devices show the resistive random-access memory (RRAM) character with the current-voltage measurement. With ND ZnO deposition time less than 2.5 min, the device can be transferred from initially high resistance state to low resistance state once and cannot be reinstated. With ND ZnO deposition time more than 5 min, the device can be transferred between the two states. The current ratio of low resistance state and high resistance state around 5×103 can be characterized for device with 15 min ND ZnO interlayer. The temperature dependent current voltage characteristics were carried out for these devices to realize the carrier transport behaviors for devices without and with post heat treatment process.. Keywords：Spray Pyrolysis, ZnO, RRAM, I-V measurement, current transport. v.
(7) 目錄 論文電子檔案上網授權書.........................................................................................................i 口試委員會審定書....................................................................................................................ii 誌謝.......................................................................................................................................... iii 中文摘要...................................................................................................................................iv 英文摘要....................................................................................................................................v 目錄...........................................................................................................................................vi 圖目錄.................................................................................................................................... viii 表目錄......................................................................................................................................xii 第一章 緒論..............................................................................................................................1 1-1 前言 .............................................................................................................................1 1-2 研究動機 .....................................................................................................................1 第二章 基礎理論與文獻回顧..................................................................................................3 2-1 氧化鋅材料背景 .........................................................................................................3 2-1-1 氧化鋅薄膜導電性質......................................................................................3 2-2 金屬－半導體接面載子傳輸機制簡述 .....................................................................4 2-3 噴霧熱裂解法簡述 .....................................................................................................5 2-4 電阻性記憶體 .............................................................................................................7 2-4-1 元件背景..........................................................................................................7 2-4-2 電阻性記憶體量測方式..................................................................................9 第三章 實驗方法與設備........................................................................................................17 3-1 前置工作內容 ...........................................................................................................17 3-2 元件製備實驗細節 ...................................................................................................18 3-2-1 噴霧製程........................................................................................................18 3-2-2 熱蒸鍍製程....................................................................................................20. vi.
(8) 3-2-3 曝光顯影與蝕刻製程....................................................................................21 3-3 量測方式 ...................................................................................................................22 3-3-1 I-V電性量測 ..................................................................................................22 3-3-2 掃描式電子顯微鏡(SEM)量測 .....................................................................23 3-3-3 X射線繞射分析儀(XRD)量測......................................................................23 3-4 量測公式推導 ...........................................................................................................24 第四章 實驗結果與討論........................................................................................................34 4-1 基板斜置對薄膜沉積之影響 ..................................................................................34 4-2 無摻雜的氧化鋅中間層於不同沉積時間對元件電性之影響 ..............................35 4-2-1 不同高度的中間層於SEM和XRD特性分析 ...............................................35 4-2-2 不同高度的中間層於RRAM電性量測 ........................................................36 4-2-3 不同高度的中間層於IS狀態之電性量測 ....................................................42 4-2-4 不同高度的中間層於SET狀態之電性量測.................................................45 4-3 無摻雜的氧化鋅中間層於不同熱處理溫度對元件電性之影響 ...........................46 4-3-1 不同熱處理溫度的元件於SEM和XRD特性分析 .......................................46 4-3-2 不同熱處理溫度的元件於RRAM之電性量測 ............................................47 4-3-3 不同熱處理溫度的元件於IS狀態之電性量測 ............................................51 4-3-4 不同熱處理溫度的元件於SET狀態之電性量測.........................................53 第五章結論與未來工作........................................................................................................101 參考文獻................................................................................................................................103. vii.
(9) 圖目錄 圖 2-1 氧化鋅的纖鋅礦結構[55]............................................................................................12 圖 2-2 共掺雜與掺雜活化能位置的示意圖[12]....................................................................12 圖 2-3 金半接面於順向偏壓時載子不同傳導機制示意圖[13] ...........................................13 圖 2-4 電阻轉換機制理論分類[28]........................................................................................13 圖 2-5 燈絲形成與斷裂示意圖[25]........................................................................................14 圖 2-6 電阻性記憶體切換狀態示意圖[29]............................................................................14 圖 2-7 電阻性記憶體切換狀態的I-V曲線[29] ......................................................................15 圖 2-8 氧氣析出致使電極損壞的表面形貌圖[30] ...............................................................15 圖 2-9 高阻與低阻與多次切換狀態的變化情形[54]............................................................16 圖 3-1 噴霧沉積裝置 ..............................................................................................................29 圖 3-2 管型爐 ..........................................................................................................................30 圖 3-3 熱蒸鍍系統 ..................................................................................................................30 圖 3-4 旋轉塗佈機 ..................................................................................................................31 圖 3-5 平板加熱器 ..................................................................................................................31 圖 3-6 使用光學顯微鏡 50 倍下的樣品形貌 ........................................................................32 圖 3-7 使用SEM的樣品表面形貌(500ΜM)............................................................................32 圖 3-8 使用SEM的樣品表面形貌(40ΜM)..............................................................................33 圖 3-9 順向偏壓時的電流-電壓曲線圖的三種區域[36] ......................................................33 圖 4-1-1 不同沉積位置的INZO薄膜的俯視及側視示意圖.................................................59 圖 4-1-2 不同沉積位置的INZO薄膜表面及側面形貌圖.....................................................60 圖 4-1-3 不同沉積位置的INZO薄膜XRD晶向圖 ................................................................61 圖 4-2-1-1 ND-ZNO層於不同沉積時間的元件表面形貌圖...............................................62 圖 4-2-1-2 ND-ZNO層於不同沉積時間的元件側面形貌圖...............................................63 圖 4-2-1-3 不同沉積時間ND-ZNO層的元件XRD晶向圖 ..................................................64. viii.
(10) 圖 4-2-1-4. P-SI/ND-ZNO元件的XRD晶向圖.......................................................................64. 圖 4-2-1-5 不同沉積時間ND-ZNO層的元件半高寬和晶粒大小曲線圖...........................65 圖 4-2-2-1-(A) 樣品HP_N0_I從第一次至第五次量測的電流(對數)-電壓曲線圖 .............66 圖 4-2-2-1-(B) 樣品HP_N0_I從第五次至第九次的電流(對數)-電壓曲線圖 .....................66 圖 4-2-2-2-(A) 樣品HP_N2.5_I從第一次至第六次量測的電流(對數)-電壓曲線圖 ..........67 圖 4-2-2-2-(B) 樣品HP_N2.5_I從第六次至第十二次量測的電流(對數)-電壓曲線圖 ......67 圖 4-2-2-3-(A) 樣品HP_N5_I從第一次至第六次量測的電流(對數)-電壓曲線圖 .............68 圖 4-2-2-3-(B) 樣品HP_N5_I從第六次至第十一次量測的電流(對數)-電壓曲線圖 .........68 圖 4-2-2-4-(A) 樣品HP_N10_I從第一次至第五次量測的電流(對數)-電壓曲線圖 ...........69 圖 4-2-2-4-(B) 樣品HP_N10_I從第六次至第十一次量測的電流(對數)-電壓曲線 ...........69 圖 4-2-2-4-(C) 樣品HP_N10_I從第十一次至第十九次量測的電流(對數)-電壓曲線圖 ...70 圖 4-2-2-5-(A) 樣品HP_N15_I從第一次至第三次量測的電流(對數)-電壓曲線圖 ...........71 圖 4-2-2-5-(B) 樣品HP_N15_I從第三次至第九次量測的電流(對數)-電壓曲線圖 ...........71 圖 4-2-3-1-(A) 樣品HP_N0_I的升溫電流-電壓曲線圖 ........................................................72 圖 4-2-3-1-(B) 樣品HP_N0_I的升溫電流(對數)-電壓曲線圖 .............................................72 圖 4-2-3-2-(A) 樣品HP_N2.5_I的升溫電流-電壓曲線圖 .....................................................73 圖 4-2-3-2-(B) 樣品HP_N2.5_I的升溫電流(對數)-電壓曲線圖 ..........................................73 圖 4-2-3-3-(A) 樣品HP_N5_I的升溫電流-電壓曲線圖 ........................................................74 圖 4-2-3-3-(B) 樣品HP_N5_I的升溫電流(對數)-電壓曲線圖 .............................................74 圖 4-2-3-4-(A) 樣品HP_N10_I的升溫電流-電壓曲線圖 ......................................................75 圖 4-2-3-4-(B) 樣品HP_N10_I的升溫電流(對數)-電壓曲線圖 ...........................................75 圖 4-2-3-4-(C) 樣品HP_N10_I的升溫電流-電壓曲線圖 ......................................................76 圖 4-2-3-4-(D) 樣品HP_N10_I的升溫電流(對數)-電壓曲線圖 ...........................................76 圖 4-2-3-5-(A) 樣品HP_N15_I的升溫電流-電壓曲線圖 ......................................................77 圖 4-2-3-5-(B) 樣品HP_N15_I的升溫電流(對數)-電壓曲線圖 ...........................................77 圖 4-2-3-5-(C) 樣品HP_N15_I的升溫電流-電壓曲線圖 ......................................................78 ix.
(11) 圖 4-2-3-5-(D) 樣品HP_N15_I的升溫電流(對數)-電壓曲線圖 ...........................................78 圖 4-2-3-6 所有樣品的逆向飽和電流-溫度曲線圖..............................................................79 圖 4-2-3-7 所有樣品的理想因子-溫度曲線圖......................................................................79 圖 4-2-3-8 所有樣品的位障高度-溫度曲線圖......................................................................80 圖 4-2-3-9 P-SI/INZO元件結構無外加偏壓時能帶圖...........................................................80 圖 4-2-3-10 P-SI/ND-ZNO/INZO元件結構無外加偏壓時能帶圖.........................................81 圖 4-2-3-11 P-SI/ND-ZNO/INZO元件結構無外加偏壓時能帶圖 .........................................81 圖 4-2-4 所有樣品於IS狀態時的接面電阻-溫度曲線圖 ......................................................82 圖 4-2-5 所有樣品於SET狀態時的接面電阻-溫度曲線圖 ..................................................82 圖 4-2-6 當元件呈現SET狀態(順向偏壓時)的能帶圖 .........................................................83 圖 4-3-1-1 ND-ZNO層於不同熱處理後的表面形貌圖 .........................................................84 圖 4-3-1-2 ND-ZNO層於不同熱處理後的側面形貌圖 .........................................................85 圖 4-3-1-3 ND-ZNO層不同熱處理後的元件表面形貌圖 .....................................................86 圖 4-3-1-4 ND-ZNO層於不同熱處理後的元件側面形貌圖 .................................................87 圖 4-3-1-5 ND-ZNO層於不同熱處理後的元件XRD晶向圖.................................................88 圖 4-3-1-6 ND-ZNO層於不同熱處理後的元件半高寬和晶粒大小曲線圖 .........................88 圖 4-3-2-1-(A) 樣品HPN_UN_I從第一次至第十次量測的電流(對數)-電壓曲線圖...........89 圖 4-3-2-1-(B) 樣品HPN_UN_I從第九次至第十二次量測的電流(對數)-電壓曲線圖.......89 圖 4-3-2-2-(A) 樣品HPN_A300_I從第一次至第八次量測的電流(對數)-電壓曲線圖 .......90 圖 4-3-2-2-(B) 樣品HPN_A300_I從第八次至第十一次量測的電流(對數)-電壓曲線圖 ...90 圖 4-3-2-3-(A) 樣品HPN_A500_I從第一次至第七次量測的電流(對數)-電壓曲線圖 .......91 圖 4-3-2-3-(B) 樣品HPN_A500_I從第七次至第九次量測的電流(對數)-電壓曲線圖 .......91 圖 4-3-2-4-(A) 樣品HPN_A700_I從第一次至第八次量測的電流(對數)-電壓曲線圖 .......92 圖 4-3-2-4-(B) 樣品HPN_A700_I從第八次至第十一次量測的電流(對數)-電壓曲線圖 ...92 圖 4-3-2-5 樣品HPN_A900_I從第一次至第五次量測的電流(對數)-電壓曲線圖 .............93 圖 4-2-3-2-(A) 樣品HP_N2.5_I的升溫電流-電壓曲線圖 .....................................................94 x.
(12) 圖 4-3-3-1 樣品HP_N2.5_I的電流(對數)-電壓曲線圖 .........................................................94 圖 4-3-3-2-(A) 樣品HPN_UN_I的電流-電壓曲線圖 .............................................................95 圖 4-3-3-2-(B) 樣品HPN_UN_I的電流(對數)-電壓曲線圖...................................................95 圖 4-3-3-3-(A) 樣品HPN_A300_I的電流-電壓曲線圖..........................................................96 圖 4-3-3-3-(B) 樣品HPN_A300_I的電流(對數)-電壓曲線圖 ...............................................96 圖 4-3-3-4-(A) 樣品HPN_A500_I的電流-電壓曲線圖..........................................................97 圖 4-3-3-4-(B) 樣品HPN_A500_I的電流(對數)-電壓曲線圖 ...............................................97 圖 4-3-3-5 樣品HPN_A700_I的電流-電壓曲線圖 ................................................................98 圖 4-3-3-6 樣品HPN_A700_I的電流(對數)-電壓曲線圖 .....................................................98 圖 4-3-3-7 樣品HPN_A900_I的電流-電壓曲線圖 ................................................................99 圖 4-3-3-8 樣品HPN_A900_I於光學顯微鏡下放大 500 倍的表面樣貌 .............................99 圖 4-3-4 所有樣品於IS狀態的接面電阻-溫度曲線圖 .......................................................100 圖 4-3-5 所有樣品於SET狀態的接面電阻-溫度曲線圖....................................................100. xi.
(13) 表目錄 表 2-1 氧化鋅基本物理性質 ..................................................................................................11 表 2-2 不同元件於電阻性記憶體特性量測參數..................................................................11 表 3-1 實驗流程表 ..................................................................................................................26 表 3-2 實驗用藥品規格 ..........................................................................................................27 表 3-3 實驗儀器 ......................................................................................................................28 表 3-4 鋁蝕刻液配方 ..............................................................................................................28 表 4-2-1 不同ND-ZNO層沉積時間樣品的參數設置............................................................54 表 4-2-2 不同ND-ZNO層沉積時間樣品的ISET/IRESET ...........................................................55 表 4-2-3 樣品HP_N0_I的升溫理想因子、逆向飽和電流和位障高度................................55 表 4-2-4 樣品HP_N2.5_I的升溫理想因子、逆向飽和電流和位障高度.............................55 表 4-2-5 樣品HP_N5_I的升溫理想因子、逆向飽和電流和位障高度................................56 表 4-2-6 樣品HP_N10_I的升溫理想因子、逆向飽和電流和位障高度..............................56 表 4-2-7 樣品HP_N15_I的升溫理想因子、逆向飽和電流和位障高度..............................57 表 4-3-1 元件於不同熱處理溫度的參數設置.......................................................................58 表 4-3-2 元件於區域[I]中不同溫度時的指數值...................................................................58 表 4-3-3 元件於區域[II]中不同溫度時的常數Α ...................................................................58. xii.
(14) 第一章 緒論 1-1 前言 近年來科技發展快速，我們以記憶體元件為例：它的功能隨著人們的需求而 更加多元，其中可分為揮發式和非揮發式；一次性和可復寫式等特性。如 DRAM 是屬於揮發式的記憶體，Flash Memory 是屬於非揮發式的記憶體[1]。DRAM 具 備高操作速度的優點，但卻無法長久保存資料；而 Flash 能夠在斷電後持續記錄 資料，但操作上也具有存取時間過長、耗電和耐久性差等缺點。而且當元件體積 越做越小時，也開始出現漏電變大、可靠性變差等缺點[2]。 上述缺點在電阻性記憶體(Resistive random-access memory)元件中可以做到 一定程度上的改善。同樣為非揮發式的記憶體，因其具備結構簡單 (Metal/Insulator/Metal, MIM)、耐久性較好、切換速度快速和操作電壓低的優勢所 以開始被廣泛研究[3]。. 1-2 研究動機 我們實驗室以噴霧熱裂解法(Spray Pyrolysis)可以製備出無刻意摻雜的氧化鋅 (non-intensionally doped Zinc Oxide, ND-ZnO)，因其具備高阻的性質所以可在一定 程度上幫助通道維持的穩定性[4]，因而很適合運用在電阻性記憶體中絕緣層 (insulator)的部分。再加上噴霧法製備元件的高效率成膜性質，所以具備工業化的 潛力。 和常見的金屬-絕緣-金屬(MIM)結構比起來，本實驗中簡化製程以高載子濃度 P 型矽基板、低載子濃度的無刻意摻雜氧化鋅、高載子濃度 N 型的銦氮共掺薄膜 (Indium-Nitrogen co-doped ZnO, INZO)的結構取代，使其也能達成低阻-高阻-低阻 的記憶體架構。 本論文經由電阻性記憶體高阻狀態(High resistance, HR)時的二極體特性曲線 去分析傳統的載子傳輸機制，也藉由低阻狀態(low resistance, LR)時所估計的接面 1.
(15) 電阻(interface resistance, ρint)探討元件結構於不同實驗參數時的變化情形，期望能 藉此為研究電阻性記憶體的通道產生機制原因做出一點貢獻。. 2.
(16) 第二章 基礎理論與文獻回顧 2-1 氧化鋅材料背景 在此我們簡述氧化鋅(zinc oxide, ZnO)的基礎物理性質。氧化鋅是由II-VI族元 素所組成的寬能隙化合物半導體，為直接能隙。其光學能隙(optical band gap)在室 溫下約為3.37eV [5]。由圖2-1所示，氧化鋅的結晶屬於六方最密堆積(hexagonal closed-packed, HCP)中之纖鋅礦結構(wurtzite structure)，其晶格常數分別為 a=3.19Å，c=5.21 Å。由鋅原子構成在六角柱的點，而每四個鋅原子所組成的四面 體中心位置與氧鍵結[6]。表2-1為氧化鋅基本物理性質[5]。. 2-1-1 氧化鋅薄膜導電性質 無掺雜的氧化鋅具有自然形成的本質缺陷，如氧空缺(Oxygen Vacancies, VO)、間隙中的鋅離子(Interstitial Zinc, Zni)[7]以及氫佔據氧位置的缺陷(hydrogen bound in an oxygen vacancy, HO)[8]...等等，所以是屬於N型的半導體。但導電的能 力不佳，為了進一步增加氧化鋅薄膜的導電性，一般常以掺雜的方式來提升載子 濃度(Carrier concentration)的數量。例如III族硼(Boron)掺雜的BZO[9]、鋁(Aluminum) 的AZO[10]或銦(Indium)的IZO[11]，皆是以III族元素去取代鋅的位置後放出一個自 由電子以達到提升N型濃度的目的。而在文獻[12]中討論了III-V族共掺雜(co-doped) 的一些優勢：作者T. Yamamoto認為共掺雜時施體(Donor)濃度和受體(Acceptor)濃 度會因為自我補償(self-compensated)的機制，所以彼此間具有比單一掺雜時更強的 吸引力，所以能夠增加雜質有效掺雜的數量。除此之外共掺雜能夠同時降低受體 濃度的位置以及提高施體濃度的位置，使他們活化缺陷所需要的能量變低(圖 2-2)，進而提升載子濃度。. 3.
(17) 2-2 金屬－半導體接面載子傳輸機制簡述 由於我們的元件結構是屬於P+-N-N-的結構，我們在此借用S.M, Sze於半導體元 件物理第二版(Physics of Semiconductor Devices , 2nd)一書中對於金屬-半導體接面 載子傳輸機制的討論。這些分析有助於我們在第四章中探討元件於SET狀態中電阻 變化情形與量測溫度之間的關係。 圖2-3金半接面於順向偏壓時的載子機制圖[13]，將載子傳輸機制區分為： (1)熱游子放射(Thermionic emission)：載子能量高於蕭基位障形成的電流。 (2)熱游子場發射(Thermionic field emission)：載子能量低於蕭基位障但能夠利用 量子穿隧效應(Tunneling effect)的機制所產生的電流。 (3)復合(Recombination)：電子電洞對(electron-hole pairs)在空乏區(Depletion region)中的復合電流。 (4)和(5)分別為電子和電洞的擴散電流，這兩個機制可以在結構的中性區產生復 合電流[13]。 我們認為元件機制在初始狀態(Initial State, IS)時可能是由熱游子放射主導，所 以在4-2-3節中以升溫I-V量測的方式並經過公式運算得到理想因子η和位障高度ϕb (詳細公式推導請參照3-4節)。 而設定狀態(SET)的機制可能是由熱游子放射和熱游子場發射兩者競爭，兩者 的區別為升溫時量測電流是否有明顯提升。我們在4-2-4和4-3-4節中有進一步的討 論。. 4.
(18) 2-3噴霧熱裂解法簡述 噴霧熱裂解法(Spray Pyrolysis)由於具備成本低廉、大面積製程以及成膜效率 高等優點，所以很適合用在工業的量產上，在近年來算是相當熱門的製程之一。 在學術上也因為其沉積薄膜的原理同時兼具物理和化學的反應，具備相當豐富的 研究價值，也因此衍生出具有不同目的的製程裝置[14]。 以下將以製程時發生事件的先後順序來做一個論述(請參照圖 3-1)： 首先我們調製前驅溶液(precursors)，溶液的配置當與反應化學式有所相關。 以本實驗所使用的醋酸鋅(Zinc acetate)[15]和氯化鋅(Zinc chloride)[16]為例，其反 應式為：. Zn(CH 3 COO) 2 2 H 2 O ZnO CO2 CH 4 steam . (式 2-1). ZnCl 2 2 H 2 O Zn(OH ) 2 2 HCl steam . (式 2-2). Zn(OH ) 2 ZnO H 2 O . (式 2-3). 我們將溶液調製完畢後裝入專用於盛放前驅物溶液的燒杯內，以吸水棉藉由 毛細現象的方式將溶液輸送至杯壁上霧化片 B 處，霧化片以頻率為 1.7MHz 的震 動使溶液成為大量小液滴的霧氣狀。藉由 C 處的電子計時器和 D 處的電路板我們 可以調整霧化或不霧化的時間。由於製程時抵達加熱座的液滴數量是需要被控制 的，如果數量太少則成膜速度變慢；數量太多時則因為加熱座的能量不夠會使得 多數反應物來不及裂解，造成薄膜品質變差。 從之前學長的經驗，我們在實驗中以 ON-0.5sec/OFF-5sec 做為最佳的霧化切 換時間[53]。 當液滴擴散至加熱座上時會產生蒸發、乾燥等等現象，而當發生上述所模擬 的反應方程式的狀況時，霧化的醋酸鋅和氯化鋅液滴能夠藉由加熱的方式得到足 夠高的能量打斷化學鍵並形成鋅離子(Zn2+)，這個反應就是裂解(Pyrolysis)。而我 們的裝置並沒有經過抽真空的手續，所以系統中會存在許多的空氣，此時鋅離子 5.
(19) 與空氣以及溶液中的氧離子(O2-)結合即可形成氧化鋅的分子並且在基板上沉積形 成薄膜。 氧化鋅除了薄膜的形貌之外，也可以透過化學水浴法(Chemical Bath. Deposition,CBD)[17]、溶膠凝膠法(Sol-Gel Process)[18]等方式去達成形成六角柱的 形貌，但有製程時間較長、需要先長晶種層等等的限制；在此我們能夠透過改變 前驅溶液即可達成，而且成長速度也較快。. 6.
(20) 2-4 電阻性記憶體 2-4-1 元件背景 電阻性記憶體(Resistive Random Access Memory ,RRAM)是一種可以藉由高 阻(訊號:0)與低阻(訊號:1)間的阻抗轉換(switchable resistance)方式達成記憶效應 的元件(圖 2-7)，由於其具備結構簡單、低功率以及非揮發式等優勢[2]，所以是近 年來被廣泛研究的元件之一。 建構此元件大都是以金屬-絕緣-金屬(MIM)的方式，而中間的絕緣層(Insulator) 所使用的材料有過渡金屬氧化物：例如氧化鋅(ZnO)[19]、銅的氧化物(CuxO)[20]、 二氧化鈦(TiO2)[21]、二氧化鉿(HfO2)[22]。除此之外還有使用多元金屬氧化物. [23,24]、有機聚合物[25]。 電阻性記憶體的通道形成原理其實相當複雜，至今仍然很多人嘗試要以一套 解釋去涵蓋這個電阻轉換的現象，圖 2-4 中 Rainer Waser 等人統整了電阻轉換機 制的一些種類，其中最被廣泛接受的是燈絲理論(Filament theory)[26]。以下我們 要介紹的是燈絲理論中的價電子轉化反應(Valance change effect)[27]和金屬離子 的電化學反應(Electrochemical metallization effect)[28]。 在此我們以文獻[29]中 Jing Qi 等人所模擬的物理現象為例來介紹這種的運作 機制。由圖 2-6 所示，在還沒量測前的元件絕緣層中會自然地充滿很多的缺陷， 其中包含氧空缺，我們將此時的記憶體定義為初始狀態(Initial State, IS)。當我們 給予順向偏壓的時候原本晶體中的氧離子(OO)在陽極(Anode)進行反應：. 1 OO VO 2e O2 (式 2-4) [56,57] 2 此時會產生正二價電的氧空缺( VO )以及少量的氧氣(O2)，這些氧氣的形成並 從元件中離開時可能會造成電極損壞(圖 2-8)[30]。當氧空缺數量足夠多的時候(圖. C)，可以在絕緣層中產生通道幫助電荷傳導，這些通道就是燈絲(filaments)。這個 時候元件會因為量測到低阻的性質，我們稱之為設定狀態(SET)。而這個過程可參 7.
(21) 見圖 2-7 中箭頭 1。 而圖 D 中當我們施加反向偏壓時，會看到在順向偏壓時分開的氧離子會回頭 和帶電荷的氧空缺復合致使通道阻斷，此時元件量測到的電流會從高變低，我們 稱這時候的高阻現象為非設定狀態(RESET)。可參見圖 2-7 中從箭頭 2 至 4 的變 化情形。 此後由於通道雖然暫時被阻斷，但因為曾經形成過的關係所以缺陷的分布不 像初始一般星羅棋布，此時缺陷分布情形應是接續著原先燈絲形成的路徑只是中 間斷開而已，所以不需要像頭一次一般費力地去將之開啟。如圖 2-7 中箭頭 5 所 示。 而金屬離子的電化學反應和電鍍(electroplating)時會產生的氧化還原. (Reduction-Oxidation,Redox)反應很像，如下式： 陽極(Anode)： M M Z Ze . (式 2-5). 陰極(Cathode)： M Z Ze M (式 2-6) 當我們施加順向偏壓時，陽極會因為氧化反應而產生很多的金屬離子並往負 極推送，而金屬離子將會在負極得到電子並還原成金屬原子。當原子數累積到一 定程度後將會形成通道導致元件電阻變小。而施以反向偏壓時則反之，當電壓值 大到一定程度後通道會斷開使元件電阻變回高阻的RESET狀態。不過電化學反應 的陽極因為需要使用容易產生氧化反應的材料，所以一般都考慮活性較高的金屬 如銀(Ag),銅(Cu)或鎳(Ni)使解離效率快；而陰極則為了使還原反應的效率增加，所 以需要使用活性低的金屬如鉑(Pt)、銥(Ir)、鎢(W)和金(Au)，而中間的絕緣層就需 要具有電解質的效果，以方便金屬離子遷移為主[28]。. 8.
(22) 2-4-2 電阻性記憶體量測方式 電阻式記憶體常見的量測方式有以下兩種：直流電壓掃描(DC voltage sweep) 及電子脈衝式引發阻抗值轉換(electric-pulse-induced resistance)兩種。以下將簡述這 兩種量測的特色：. (1)直流電壓掃描(DC voltage sweep)： 本量測法如圖2-7所示，在前面我們所舉例的文獻[29]就是用此方法。使用順 向偏壓(Forward bias)或反向偏壓(Reverse Bias)的方式去切換元件狀態。這種作法的 優點是可以逐次觀察電阻值的變化情形和透過反覆測量的方式觀察元件狀態維持 的穩定性。其缺點是在狀態切換的過程中，因為會需要經過低偏壓(low bias)的過 程所以通道可能會在切換途中受到影響，甚至會在反覆切換中造成燈絲的減少， 所以會影響我們在每一次達成高阻和低阻狀態時電阻值的數值。也就是說雖然高 阻和低阻間還是有很大的落差，但是每一次進入狀態RESET(或SET)和RESET(或. SET)之間絕對的數值不同。 (2)電子脈衝式引發阻抗值轉換(electric-pulse-induced resistance,EPIR)量測法： 本量測法是利用脈衝的切換去快速轉換元件的阻值。我們可以控制的量測變 因是脈衝的電壓值V和給予脈衝的維持時間τ。我們須先經由前述的直流掃描方式 統計元件SET和RESET狀態時的偏壓值，然後即可設定脈衝電壓的絕對值。通常我 們會將脈衝電壓的值設定較直流時的偏壓值高以確保元件的狀態能夠確實達成。 這種作法可以快速得知元件切換次數的上限，而且低阻和高阻時阻抗的絕對值會 相較前量測法穩定。但缺點就是無法細密地得到量測過程中低偏壓至高偏壓的阻 抗變化情形。 圖2-9中我們可以看到元件高阻和低阻間反覆切換後的量測結果，可以觀察到. SET的電阻值隨著切換的次數電阻值越來越大，可以想見該元件在多次操作後會逐 漸失去低阻的狀態，我們可以用這種方式測試出元件的穩定程度和耐用度。此外 高阻和低阻間的電阻比值計算也是一個相當重要的參數，表2-2中有數種不同結構 9.
(23) 的電阻性記憶體於量測中的實驗成果[31]。 本論文中我們所使用的量測法是屬於直流電壓掃描。除了能夠確實得知元件 於偏壓增加過程中的電阻變化情形，也能夠透過量測結果確實得到切換狀態所需 要的偏壓值和限流情形。這些初步的結果有助於我們在更進階的量測方法時做出 更精準的量測參數設計。. 10.
(24) 表 2-1 氧化鋅基本物理性質[5]. 表 2-2 不同元件於電阻性記憶體特性量測參數[31]. 11.
(25) 圖 2-1 氧化鋅的纖鋅礦結構(wurtzite structure)[55]. .. 圖 2-2 共掺雜與掺雜活化能位置的示意圖 [12]. 12.
(26) 圖 2-3 金半接面於順向偏壓時載子不同傳導機制示意圖[13]. 圖 2-4 電阻轉換機制理論分類[28]. 13.
(27) 圖 2-5 燈絲形成與斷裂示意圖[25]. 圖 2-6 電阻性記憶體切換狀態示意圖[29]. 14.
(28) 圖 2-7 電阻性記憶體切換狀態的 I-V 曲線[29]. 圖 2-8 氧氣析出致使電極損壞的表面形貌圖[30]. 15.
(29) 圖 2-9 高阻與低阻與多次切換狀態的變化情形[54]. 16.
(30) 第三章 實驗方法與設備 本節中我們將詳述實驗的過程。大致上可歸類為三大部分：(1)前置工作，(2) 元件製備，(3)量測與分析。詳細流程請參閱表 3-1；所使用的藥品清單於表 3-2； 實驗裝置清單請參照表 3-3。以下我們詳述實驗操作過程：. 3-1 前置工作內容 以下簡述清洗與基板表面處理步驟：. (1)裁切適當大小(5cm×6cm)的矽基板。 (2)將基板置入丙酮溶液中並藉由超音波震盪機震盪 5 分鐘。 (3)將基板置入甲醇溶液中並藉由超音波震盪機震盪 5 分鐘。 (4)將基板置入去離子水中並藉由超音波震盪機震盪 5 分鐘。 (5)將基板置入稀釋氫氟酸水溶液中靜置 30 秒後取出並置入去離子水洗淨。 (6)自水中取出矽基板並使用氮氣槍將表面附著的水膜吹除。. 以下簡述置備噴霧前驅液過程：. (一)製備無刻意摻雜氧化鋅之水溶液 (1)準備氯化鋅藥品。 (2)使用電子天平量取氯化鋅粉末並溶入去離子水中，本實驗中製備溶液濃度為 0.2Mole/L。 (3)將調製已畢的水溶液使用電磁加熱攪拌機使溶質與溶液混合均勻即可使用。. (二)製備銦氮共掺氧化鋅薄膜之水溶液 (1)準備醋酸鋅、醋酸銨和氯化銦藥品。 (2)使用電子天平量取粉末並溶入去離子水中，本實驗中規畫醋酸鋅 0.2Mole/L、 醋酸銨為 0.6 Mole/L、氯化銦為 0.01Mole/L；溶質比例為 1:3:0.05。. (3)將調製已畢的水溶液使用電磁加熱攪拌機使溶質與溶液混合均勻即可使用。 17.
(31) 3-2 元件製備實驗細節 3-2-1 噴霧製程 (一)以下簡述 4-2 節元件製程，參數詳見表 4-2-1 並請參照圖 3-1 的噴霧系統： (1)將已清潔完畢的矽基板置於 E 處，同時將 PID 控制器 H 的溫度上限設定至 475 ℃，此為我們噴霧法的製程溫度。然後通入 3 安培的電流使加熱座開始 升溫。. (2)經過約 2 分鐘後溫度可達 475℃，此後靜置 3 分鐘使基板溫度穩定維持於 475℃。 (3)將氯化鋅水溶液做為噴霧前驅溶液置入燒杯內，將電子計時器 A 設定為 ON-0.5 秒/OFF-5 秒後開始進行製程。. (4)我們首先沉積無摻雜的氧化鋅中間層，其實驗參數分別為 2.5、5、10、15 分鐘。 (5)待時間結束後將電子計時器關掉停止製程，等待 3 分鐘。 (6)將銦氮共掺的醋酸鋅水溶液做為噴霧前驅溶液置入燒杯內，將電子計時器 A 設定為 ON-0.5 秒/OFF-5 秒後開始進行製程。. (7) 我們沉積銦氮共掺氧化鋅薄膜，其時間皆為 30 分鐘。而 HP_N0_I 樣品則直接 跳過步驟(3)(4)(5)。. (8)待時間到時將電子計時器關閉並且將 PID 控制器關閉自然降溫。 (9)降溫直到常溫即可拿取樣品。. (二)以下簡述 4-3 節元件製程，參數詳見表 4-3-1 並請參照圖 3-1 的噴霧系統： (1)將已清潔完畢的矽基板置於加熱座，同樣地將 PID 控制器的溫度上限設定至 475 ℃。然後通入 3 安培的電流使加熱座開始升溫。 (2)經過約 2 分鐘後溫度可達 475℃，此後靜置 3 分鐘使基板溫度穩定維持於 475℃。 (3)將氯化鋅水溶液做為噴霧前驅溶液置入燒杯內，將電子計時器 A 設定為 ON-0.5 秒/OFF-5 秒後開始進行製程。 18.
(32) (4)我們先沉積無摻雜的氧化鋅中間層，本系列皆為 2.5 分鐘。 (5)待時間到時將電子計時器關閉並且將 PID 控制器關閉自然降溫。 (6)將圖 3-2 的管型爐啟動並設定加熱溫度，分別為 300℃、500℃、700℃、900℃。 當溫度達到我們所設定的數值時，將樣品置於晶舟(boat)上等待溫度穩定後置 入爐管。本實驗中我們至少花一個小時去等待溫度穩定。. (7)由於溫度皆與常溫相差甚大，所以我們從管口至管中心分三個區域將晶舟推 入。每推入一個階段靜置 10 分鐘，當樣品達到管中心後計時 30 分鐘。. (8)同樣地，當時間結束後我們分三個階段將樣品從管中心取出，每一階段皆花 10 分鐘進行。 (9)將樣品重新放置於噴霧系統的加熱座上，PID 控制器使用同樣的參數加熱至 475℃。並等待 3 分鐘使基板溫度穩定。 (10)將噴霧前驅溶液：銦氮共掺的醋酸鋅水溶液置入燒杯內，將電子計時器 A 設 定為 ON-0.5 秒/OFF-5 秒後開始進行製程。. (11) 沉積銦氮共掺氧化鋅薄膜，沉積時間皆為 30 分鐘。而 HPN_un_I 樣品則為冷 卻至常溫後再加熱至 475℃完成製程，也就是跳過(6)(7)(8)步驟。這裡是希望 能將冷卻這個手續考慮進實驗變因。. (12)待時間到時將電子計時器關閉並且將 PID 控制器關閉自然降溫。 (13)降溫直到常溫即可拿取樣品。. 19.
(33) 3-2-2 熱蒸鍍製程 在此我們簡述經過噴霧後的樣品鍍鋁電極的手續，請參照圖 3-3：. (1)將適當大小的鋁金屬使用鹽酸浸泡至少 30 分鐘。之後使用去離子水清洗鋁金 屬並使用氮氣槍將表面的水膜吹除。. (2)將熱蒸鍍系統破真空，將鋁金屬置入鎢舟(W-boat)；基板置於鎢舟正上方。 (3)將腔體抽至 10-4torr 以下即可進行熱蒸鍍。 (4)通入電流使鋁熔解並進一步地成為氣態，使鋁金屬能夠均勻附著在基板上形成 薄膜。. (5)待製程結束後將腔體破真空取出樣品，而後將腔體關閉抽真空即可關機。. 20.
(34) 3-2-3 曝光顯影與蝕刻製程 以下我們簡述曝光顯影製程的手續：. (1)我們將樣品置於旋轉塗佈機(spin coater , 圖 3-4)上，啟動真空馬達將樣品吸附 固定。. (2)將光阻液滴附適當量於樣品上開始旋轉。轉速分別為 3000 r.p.m.維持 15 秒與 5000 r.p.m.維持 30 秒。前者目的是將光阻均勻分布在基板上，後者目的是將 多餘的光阻甩除。. (3)將已附著光阻的樣品放置已穩定維持於 110℃的平板加熱器(hot plate,圖 3-5) 之 上，用燒杯蓋覆之並烘烤 10 分鐘，此手續為軟烤。. (4)軟烤完畢後使用棉花棒沾取丙酮將樣品周圍的光阻去除，此工序為削邊。 (5)開啟氙燈，使用圓形傳輸線模型(CTLM)光罩曝光 50 秒。 (6)調製顯影用水溶液，顯影液與水的比例為 5:2。將曝光已畢之樣品置入溶液中 並搖晃約 30 秒直至圖形浮現即可。. 以下我們簡述蝕刻製程的手續：. (1)調製蝕刻用水溶液，成分請參照表 3-4。 (2)將經過前述製程的樣品置入蝕刻液中搖晃，由於此蝕刻液也能蝕刻氧化鋅， 所以我們在此的標準步驟是蝕刻直至看到矽基板顏色為準。前後所需時間約. 30 秒。 (3)圖 3-6 為使用光學顯微鏡 50 倍的鏡頭下呈現之樣品，此時尚未去除光阻。 (4)使用丙酮去除光阻即可進入量測階段，圖 3-7 和 3-8 為使用 SEM 拍攝之樣品 表面形貌。. 21.
(35) 3-3 量測方式 3-3-1 I-V 電性量測 在此我們介紹 4-2-2 節和 4-3-2 節中針對電阻性記憶體(RRAM)特性的量測方 式，使用的電源為 KEITHLEY 2611 電源電表(source meter)所提供的直流電源。由 文獻[29]和第二章中我們已經講過氧化鋅在電阻性記憶體中缺陷在不同量測時會 移動的方式。所以我們利用從 0V 開始的方式，慢慢增加順向偏壓並且記錄當電 流有急遽變大時的電阻變化情形。當我們判斷元件已經成為 SET 的狀態時，改施 以反向偏壓去嘗試是否能夠仿照文獻[29]中的情形將特性切換至 RESET，這個將 決定我們的記憶體是屬於一次或者是可複寫的性質。而限流的標準則視元件量測 到的曲線為蕭基(Schottky)或是歐姆(Ohmic)來決定，所以我們也會在同一種情況 下反覆量測，去確定元件是否穩定維持。 而在 4-2-3、4-2-4、4-3-3、4-3-4 節中我們使用曝光顯影製程中曾使用的平板 加熱器(hot plate)做為 I-V 量測時的控溫裝置。 當我們將樣品置於平板加熱器後，從常溫(300K)開始每上升 20℃量測一次， 而每次升溫達到目的溫度後放置至少 20 分鐘使元件與加熱座間處於熱平衡後再 進行量測。. 22.
(36) 3-3-2 掃描式電子顯微鏡(SEM)量測 掃描式電子顯微鏡(SEM)的原理為使用電子束與待測樣品反應後所激發的二 次電子(secondary electron)，由於表面不同的起伏情況會影響激發的二次電子的數 量，所以我們利用蒐集不同分布情形的二次電子產生數量可藉此來模擬樣品的表 面形貌。 由於使用的掃描範圍、電子束密度、加速電壓(ACCV)的調變分別會影響樣品 的倍率、表面形貌的解析度和景深的成像[32]，所以我們可以藉此挑選出適當的表 面形貌以便分析。. 3-3-3 X射線繞射分析儀(XRD)量測 我們利用X射線繞射分析儀(XRD)蒐集使用X光射入晶體中，經由X光與不同 晶向的晶體的散射後所產生的繞射，經由布拉格公式(Bragg's law)我們可以得知同 一種相位的繞射越多則累積所得的強度越強，繞射數量少則強度弱。將統計完畢 之後所繪出的繞射圖譜可以讓我們依據強度分布的角度來分析樣品的晶向。本文 中所使用的JCPDS Card資料庫編號為No.79-205[33]。 此外我們可以利用圖譜選取適當晶向後計算該峰值的半高寬值(Full Width. Half Maximum , FWHM)，並代入下式計算得到晶粒大小(Grain Size , D) [34]：. D. 0.9 B cos B. (式3-1). 其中λ為X光的波長(wavelength)1.54(Å)；B為所選擇的繞射強度的半高寬. (FWHM)，單位為度(degree)；θB則為峰值的布拉格繞射角度，單位為度(degree)。 經由此公式我們可以將不同樣品於同一種晶向的晶粒大小估計出來並且進行比 較。. 23.
(37) 3-4量測公式推導 在此我們討論 4-2-3 節中將使用的公式。一個理想二極體方程式，其電流 I 可表示成：. qV I I 0 exp( ) 1 KT . (式 3-2). 其中 I0 為反向飽和電流(reverse saturation current)，單位為安培(A)；q 為一個 電荷的帶電量 1.6×10-19(C)；V 為順向量測電壓(V)；η 為理想因子(Ideality factor)； Ｋ為波茲曼常數(Boltzmann constant) 1.38×10-23(J-K-1)；Ｔ為量測溫度(K)。 當量測電壓 V 遠大於. qV KT ) 1 ，原式可以化簡為 時， exp( KT q. qV ) KT. I I 0 exp(. (式 3-3). 當我們用電流(對數)與電壓做圖時，可以得到函數：. log( I ) log(I 0 ) . q (log e)(V ) KT. (式 3-4). 此時可以利用斜率和截距估計元件的理想因子 η 和反向飽和電流 I0。 當理想因子得到的數值接近1時，表示元件的接面電流接近理想，由熱游子放 射(thermionic emission)機制主導。若接近2時則表示此元件的接面中間受到氧化層 或表面能階(surface state)等效應影響電流傳導機制。 而式 3-2 中的 I0 可以表示為：. I 0 AAT exp(. q b ) KT. (式 3-5)[35]. 其中 A 為元件的面積 7.07×10-4(cm2)；A*為理察森常數(Richardson constant)， 單位為(A-K-2-cm-2)；氧化鋅的理查森常數為 32(A/K2-cm2)[35]，T 為量測溫度(K)； q 為一個電荷的帶電量 1.6×10-19(C)；K 為波茲曼常數(Boltzmann constant). 1.38×10-23(J-K-1)；ϕb 為位障高度(barrier height)，單位為電子伏特(eV)。 24.
(38) 我們可將利用參數代入得到元件中的位障高度 ϕb。並藉此討論元件中不同. ND-ZnO 層高度的機制。 另外在文獻[36]中提到順向電流-電壓曲線圖可以依據不同的偏壓範圍分為三 個區域(請參照圖 3-9)： 第一和第三區皆是指數的關係，所以要利用 log-I 與 log-V 的關係式所得到的 曲線去計算斜率，得到的斜率值即為指數值。而第二區是利用 I≈exp(αV)的函數去 模擬，並藉由 α 值去探討載子傳導的機制。而 α 值則需要利用 log-I 與 V 曲線圖 中的斜率即可達成。 在此我們陳述 4-2-4 和 4-3-4 節中當元件呈現 SET 狀態時，我們如何量化結 構的電阻並比較不同元件間的接面電阻 ρint (Ω-cm2)關係：. D0 Al INZO ZnO NRs SiOx. H0. In. p-Si. 由上圖的元件結構示意圖中，D0 為 CTLM 圖形的直徑 300μm；H0 為樣品中. ND-ZnO 層的高度，與製程時間有關。在本論文中我們認為樣品的接面電阻 ρint 差異性主要在於 ND-ZnO 層的高度或是熱處理後 ND-ZnO 層品質的變化，所以我 們將元件的接面電阻 ρint 由元件呈現 SET 狀態後量測所得到的電阻(Ω)和元件面積. (cm2)的乘積可得[37]。 25.
(39) 表 3-1 實驗流程表. 前置工作. 基板清洗與表面處理. 噴霧前驅水溶液調製. 噴霧熱解法沉積薄膜(Spray Pyrolysis ) (1)氧化鋅奈米柱(ZnO NRs). (1)氧化鋅奈米柱(ZnO NRs) 高溫爐管熱處理(Anneal). 元件製備. (2)銦氮共參氧化鋅薄膜(INZO). (2)銦氮共參氧化鋅薄膜(INZO). 熱蒸鍍法沉積鋁電極(Thermal Evaporation). 曝光顯影(Photolithography). 蝕刻(Wet Etching). 量測與分析. X-光繞射分析(XRD). 電性量測分析. 26. 薄膜表面形貌分析(SEM).
(40) 表 3-2 實驗用藥品規格 Chemicals in process. Molecular weight Chemicals. Chemicals formula (g/mole). 丙酮(Acetone). CH3COCH3. 58.04. 甲醇(methanol). CH3OH. 32.03. 氯化鋅(Zinc chloride). ZnCl2. 136.32. 醋酸鋅(Zinc acetate ). Zn(CH3COO)2．2H2O. 219.50. CH3COONH4. 77.08. 氯化銦(Indium chloride). InCl3. 221.18. 去離子水(De-ionized water). H2O. 18.01. 磷酸(phosphoric acid). H3PO4. 97.99. 硝酸(Nitric acid). HNO3. 63.01. 醋酸(Phosphoric acid). CH3COOH. 60.05. 負光阻(AZNLOF2020). X. X. 負顯影液(AZ300MIF). X. X. 醋酸銨(Ammonium acetate). 27.
(41) 表 3-3 實驗儀器 Experimental equipment. (1) Equipments in Pre-works 超音波震盪清洗機 (ultrasonic cleaner) 電子天平 (electronic balance) 電磁加熱攪拌機 (magnetic stirrers with heating). (2) Equipments in Process 噴霧沉積裝置 (spray deposition system)，見圖 3-1。 管型爐 (high temperature furnace)，見圖 3-2。 熱蒸鍍系統 (thermal evaporation)，見圖 3-3。 旋轉塗佈機 (spin coater)，見圖 3-4。 平板加熱器 (hot plate)，見圖 3-5。. (3) Equipments in measurement KEITHLEY 2611 電源電表 (source meter)。 掃描式電子顯微鏡 (scanning electron microscope , SEM). X 射線繞射分析儀 (X-ray diffractometer , XRD). 表 3-4 鋁蝕刻液配方[52]. 28.
(42) 10S. ON. 1S. 1M 10M. S. M. 10S. 0.6. 0. 1.0. 0.4. 0.6. 0. 1.0. 0.2. Side view. 0.8. 1S. 1M 10M. S. 0.4. M. 0.2. 0.8. OFF. 13cm 13cm 45。 6cm ≈ 15。 9cm 10cm. 11cm. 10cm. Top view 16cm. 6cm. Amp. 5cm. (A)噴霧前驅水溶液 (B)霧化片 (C)雙調型電子計時器 (D)電路板 (E)基板 (F)鐵盒子(內含加熱座) (G)鋁片(阻絕熱輻射) (H)PID控制器 (I)溫度感測器. 10cm. 圖 3-1 噴霧沉積裝置(spray deposition system). 29.
(43) substrate boat. Air. ON. 圖 3-2 管型爐 (high temperature furnace). Substrate. W-boat Aluminum. vacuumizing 圖 3-3 熱蒸鍍系統 (thermal evaporation) 30.
(44) Substrate. vacuumizing. 7 30. 10 90. 0. 30. 70. 真空 馬達. 10 90. 0. l. 70. 50. O. 6 50. 啟動. 圖 3-4 旋轉塗佈機 (spin coater. substrate. 150 100. 200 250. 50 0. 300. 圖 3-5 平板加熱器 (hot plate). 31.
(45) 圖 3-6 使用光學顯微鏡 50 倍下的樣品形貌. 圖 3-7 使用 SEM 的樣品表面形貌(500μm). 32.
(46) 圖 3-8 使用 SEM 的樣品表面形貌(40μm). 圖 3-9 順向偏壓時的電流-電壓曲線圖的三種區域[36]. 33.
(47) 第四章 實驗結果與討論 4-1 基板斜置對薄膜沉積之影響 於第三章的裝置圖中，由於我們是採用基板斜置的方式去做製程，我們先探 討在不同位置的薄膜情形。由圖 4-1-1 所示在此我們將樣品的位置分別標示為. UP、MID、DOWN 並利用 SEM 和 XRD 的方式去比較三者的差別。 圖 4-1-2 是在矽基板上沉積一層 INZO 薄膜於不同位置的表面形貌與側面形 貌。於側面形貌中可以觀察到是 MID 位置的厚度最厚：大約是 455nm；其次是. DOWN 的 322nm 以及 UP 的 287nm。顯示在同樣沉積時間下，MID 的位置的薄 膜沉積速率最快。而我們從表面形貌可以觀察到薄膜皆是形成片狀互相交錯的形 貌，DOWN 的薄膜看起來又較另外兩者平整許多。 圖 4-1-3 是不同沉積位置的 INZO 薄膜 XRD 晶向圖，我們可以觀察到(101) 訊號是 MID 的位置最強且遠高於另外兩個位置，由薄膜沉積速率較快且 XRD 訊 號強度最大這兩點，我們選擇 MID 處的薄膜做為接下來元件量測的位置。. 34.
(48) 4-2 無摻雜的氧化鋅中間層於不同沉積時間對元件電性之影響 4-2-1 不同高度的中間層於 SEM 和 XRD 特性分析 我們首先探討不同 ND-ZnO 層高度對元件特性的影響，樣品名稱與製程參數 詳見表 4-2-1。 圖 4-2-1-1 和圖 4-2-1-2 是元件的表面和側面 SEM 圖。我們可以觀察到樣品 顯示條狀和片狀的排列，而隨著 ND-ZnO 層沉積厚度的增加可以發現元件的成像 是越來越粗糙。這可能有兩種原因：(1)當我們的 ND-ZnO 層沉積高度越高時影響. INZO 薄膜的結晶能力越明顯，即越厚越具有種子層(Seed Layer)的效果。(2)可能 是 ND-ZnO 層的高度太高以至於超過 INZO 薄膜的高度，所以當我們製程完成之 後還是看得到 ND-ZnO 層的形貌。而側面形貌顯示樣品的沉積厚度與時間並非正 比的關係，我們認為是前述斜置基板導致樣品厚度分布不均，所以才會致使 SEM 的厚度有疑慮。 圖 4-2-1-3 是這一系列樣品的 XRD 晶向圖，我們可以觀察到(002)和(101)的晶 向隨著 ND-ZnO 層沉積厚度增加而強度變小；70 度附近則漸漸產生一個很寬的訊 號，這個訊號可能是由(112)、(201)、(004)、(202)等晶向合成[33]，經由式 3-1 我 們比較(101)相的半高寬(FWHM)和晶粒大小的關係於圖 4-2-1-5。半高寬在. HP_N5_I 時為最窄、計算所得的晶粒尺寸最大，此後所得到的半高寬則開始變胖。 於 HP_N15_I 時甚至沒有明顯的波峰。 於圖 4-2-1-4 中是在矽基板上成長無刻意摻雜的氧化鋅 ND-ZnO 層的 XRD 晶 向圖，於圖中我們可以發現該量測結果與 HP_N15_I 樣品相當雷同，所以我們可 以判斷這個結果應當是樣品的 ND-ZnO 層高度遠高過 INZO 薄膜厚度使得量測到 的結果幾乎和 ND-ZnO 層的訊號相同。這個結果也可以呼應我們在前面 SEM 結 論的結果。. 35.
(49) 4-2-2 不同高度的中間層於 RRAM 電性量測 於第一章中我們討論了氧化鋅的缺陷移動會造成電阻性記憶體(RRAM)的效 應，在本節中將探討元件在 SET 與 RESET 間的電流-電壓關係 圖 4-2-2-1-(a)為樣品 HP_N0_1 的第一至第五次量測的電流(對數) -電壓曲線 圖。在第一及第二次量測中施加順向偏壓分別為 0V-1V 和 0V-3V，其電流並沒有 明顯變大的傾向。在第三次的量測將順向偏壓施加至 5V 時電流可以達到限流的. 0.05A，我們認為此時樣品將趨向 SET 的狀態。第四次的量測在電壓為 6.3V 時可 以達到 0.1A(限流)。在第五次量測中我們給予 0V 至 4V 的順向偏壓，可以看到元 件的電流有稍微變大，於 4V 時可至 0.1A。 圖 4-2-2-1-(b)為樣品 HP_N0_1 的第五至第九次量測的電流(對數) -電壓曲線 圖。此時我們認為樣品仍未呈現完全 SET 的狀態。在第六次量測中施加反向偏壓 至-1V，此時電流值約為 2.8×10-3A。第七次量測中施加反向電壓至-4V；在約-3.2V 左右元件電流會變大直至限流的 0.1A；而電阻值約從 860Ω 變成 14Ω，此時元件 才應為 SET 的狀態。在第八次的量測中施加反向偏壓至-4V，此時樣品的電阻值 穩定保持在 14Ω 左右，且此後均無變化。在第九次量測中施加順向偏壓至 3V， 此時樣品的電阻值也是維持在 14Ω 左右。 在此量測中我們觀察到該樣品在順向偏壓時通道無法完全達成 SET 的狀 態；在第七次量測中透過反向的偏壓可以真正達成 SET 的狀態，在反向偏壓的進 一步操作下我們無法量到排除通道使 SET 轉換為 RESET 的狀態。我們判斷此樣 品所量測到的特性是製程時於矽基板上所形成的二氧化矽和基板或薄膜接面所形 成的缺陷造成，而在文獻[38]、[39]中也皆有反向偏壓量測時才能達成 SET 的情 形。此樣品所量測到的 ISET/IRESET 大約是 33。 圖 4-2-2-2-(a)為樣品 HP_N2.5_I 的第一至第六次量測的電流(對數) -電壓曲線 圖。在第一及第二次量測中施加順向偏壓分別是 0V-1V 和 0V-3V，量測到的電流 並沒有明顯變大。而第三次的量測施加順向偏壓 0V 至 5V，在電壓值約為 4.8V 36.
(50) 時有明顯變大的現象。在第四次的量測我們施加 3V 的順向偏壓，結果整體電流 值比第二次量測時變大許多，也符合我們所預期的通道逐漸形成的情形。第五次 的量測中我們施以 0V 至 7V 的順向偏壓，在 6.38V 時達到限流的 0.2A。在第六 次的量測中施以 0V 至 3V 的順向偏壓，而此時由於通道已經形成過，所以能夠在 較小的偏壓時達到限流的狀態。 圖 4-2-2-2-(b)為樣品 HP_N2.5_I 自第六次至第十二次量測的電流(對數) -電壓 曲線圖。在第七次量測中我們施加反向偏壓 0V 至-2V，此時的電流值為. 2.8×10-2A。第八次量測施加反向偏壓 0V 至-3V，在-2.44V 左右開始所量測到的電 流值變大直至限流的 0.2A，而結構電阻亦開始變小：大約從 45Ω 變小至 10Ω。在 第九次的量測是施加 0V 至-3V 的反向偏壓，此時的元件特性是穩定維持 10Ω 直 至限流，同前樣品 HP_N0_I 的第八次量測。在第十次量測中，發現在-0.2V 至-1.88V 時的電流值會突然變小，電阻值大約從 61Ω 至 110Ω，隨著反向偏壓的增加而減 小。而 0V 至-0.2V 和-1.88V 至-2V 的電流值卻維持前一次量測的結果，電阻值保 持在 11Ω 至 15Ω。而此後反向偏壓的量測皆沒有觀察到類似的現象。我們推測可 能是反向偏壓的增加能夠造成 SET 狀態的通道減小，所以有一度能夠量測到稍高 的電阻值。但當偏壓更進一步地增加後，缺陷能夠藉由穿隧的方式使得通道再度 形成造成元件結構電阻變小。在第十二次的量測中給予順向偏壓至 1V，而電阻值 穩定保持在 13Ω 左右。 在此樣品的電性中我們觀察到此樣品仍無法自 SET 的狀態切換至穩定的. RESET 狀態，但可在某幾次的量測中達成電阻變大的狀態，但卻無法維持。我們 推測當 ND-ZnO 層的高度不夠時，除了通道的形成之外載子亦能透過穿隧等方式 導通，所以元件的結構阻值無法透過反向量測而變大。此元件的 ISET/IRESET 大約 是 8。 圖 4-2-2-3-(a)為樣品 HP_N5_I 從第一次至第六次量測的電流(對數) -電壓曲線 圖。同樣地我們先施以順向偏壓 0V 至 1V 和 0V 至 3V，此時的電流值沒有明顯 37.
(51) 變大的情形。而在第三和第四次的量測中我們給予 0V 至 5V 的順向偏壓，也同樣 在電壓值約為 4.5V 時有明顯變大的情形，分別是從 2×10-2A 至 2.9×10-2A 和. 3.2×10-2A 至 3.7×10-2A。在第五次的量測中施以 0V 至 8V 的順向偏壓，在 7.28V 的瞬間電流變大直至限流 0.2A。在第六次的量測中施加至 6V 的順向偏壓，可以 觀察到電流值穩定增加至 6V，而我們認為此時應為 SET 的狀態。 圖 4-2-2-3-(b)樣品 HP_N5_I 從第六次至第十一次量測的電流(對數) -電壓曲線 圖。在第七次和第八次的量測中，我們給予 0V 至-4V 的反向偏壓，此時量測到 的特性曲線處於 SET 的狀態且非常穩定。在第九次的量測中是施加 0V 至-5V 的 反向偏壓，在-4.5V 到-4.52V 間觀察到電流自 1.46×10-2A 變至 1.51×10-3A。且在 第十次的量測中可觀察到樣品的電流值穩定地維持在 10-3 至 10-5 之間，且之後沒 有較大的變化，我們認為此時的樣品已由 SET 的狀態切換為 RESET 的狀態。而 在第十一次的量測中，可看到樣品在 1.86V 時樣品的電流值變大的很明顯，大約 從 10-3A 增加至 10-2A；在 3V 時達到 5×10-2A。較前一次樣品切換至 SET 所需的 電壓值小，此現象也符合文獻中所提及[29]。 在此樣品我們首次觀察到能夠穩定呈現 SET/RESET 狀態的電性，顯示該結 構需要一定高度 ND-ZnO 層的沉積才能夠達成電阻性記憶體的效應。此樣品的. ISET/IRESET 大約是 102。 圖 4-2-2-4-(a)是樣品 HP_N10_I 從第一次至第五次量測的電流(對數) -電壓曲 線圖。同樣地在第一次和第二次我們分別施加的順向偏壓為 0V -1V 和 0V -3V， 電流並沒有明顯變大的情形。第三次給予的是 0V 至 5V 的順向偏壓，可以看到在 大約 4.96V 時會電流會增大至限流的 0.1A。在第四和第五次分別給予 0V -3V 和. 0V -4V 的順向偏壓，可以看到在第四次的量測中並沒有達到限流，而第五次會在 3.44V 時開始達成，這個和之前提到的通道未完全形成是同理；但此時已為 SET 的狀態。 圖 4-2-2-4-(b)是樣品 HP_N10_I 從第六次至第十一次量測的電流(對數) -電壓 38.
(52) 曲線圖。在第六次的量測中給予 0V 至 3V 的順向偏壓，在 3V 時為 3×10-2A。第 七次的量測將限流限制在 0.2A，給予元件 0V 至 4V 的順向偏壓。在 3.22V 時開 始達成，此後的電壓值受限制於 3.2V 左右。第八次的量測給予至 3V 的順向偏壓， 可以看到元件的電阻在量測的過程中漸漸變小，在 3V 時大約是 1.24×10-2A。第 九次的量測是從 0V 量測至-3V 的反向偏壓。可以觀察到在 0V 至-2.3V 時樣品的 電阻值隨著偏壓增加而減少；在-2.3V 時電阻大約為 42Ω。-2.3V 至-2.44V 時電流 值會突然變大，維持在 1.3×10-1 附近；電阻值為 17Ω~18Ω。但在最後的-2.44V 至. -3V 時樣品的電流值會減少至 1.53×10-2 A 至 3×10-2 A。此時亦為 SET 切換為 RESET 的狀態。在第十次的量測中，我們仍同樣給予 0V 至-3V 的反向偏壓，此 時的電流值穩定維持在 5×10-2 至 10-4 之間；隨著電壓增加而增加。此時已為穩定 的 RESET 狀態。在第十一次量測中我們給予 0V 至 5V 的順向電壓，此時在大約. 3.38V 時可以達到限流的 0.2A。 圖 4-2-2-4-(c)是樣品 HP_N10_I 從第十一次至第十九次量測的電流(對數) -電 壓曲線圖。在第十二次的量測中我們提升了電流的上限至 0.5A，在大約 4.6V 時 可以達成限流的 0.5A。第十三次的量測是給予反向偏壓 0V 至-5V。而元件在-4.44V 附近達到 0.5A，此時尚無法從 SET 的狀態切換回 RESET。在第十四次的量測中 再次給予反向偏壓 0V 至-5V，此時達到 0.5A 的偏壓值約在-4.8V 附近，雖比第十 三次的稍大但仍無法切換狀態。在第十五的量測中施加 0V 至-7V 的反向偏壓， 在 0V 至-4.98V 時電流仍然是比較大；在-4.98V 時為 2.8×10-1 A。在-5V 至-5.06V 時電流開始變小；在-5.06V 時為 3.4×10-2 A。此後直到-6.68V 時電流持續維持在. 10-2 A 的數量級。但此時電流短暫增加至上限的 0.5A，之後在-6.88V 到-7V 時電 流又急劇減小至 2×10-3 A，這一次的量測顯示樣品正處於 SET 切換至 RESET 的 過渡期。第十六次的量測是給予 0V 至-7V 的反向偏壓，可以觀察到電流大約維 持在 3×10-3 A 附近；而在第十七次的量測中可以觀察到元件的電流值穩定維持在. 10-3 至 10-6 A 的數量級，我們推論此時的樣品已回到了穩定的 RESET 的狀態。 39.
(53) 而在第十八次的量測中，給予元件順向偏壓 0V 至 1V；而元件的電流值在 1V 時 約 5.6×10-5 A，第十九次在 5V 的順向偏壓值時電流值從 10-3 增至 10-1 A；此時由. RESET 再度切換至 SET。 從這個樣品的量測中我們可以看到當電流的上限提高至 0.5A 時，元件亦可以 從 SET 切換至 RESET。所以 ND-ZnO 層高度的增加有助於我們操作時電流上限 的提升。該元件的 ISET/IRESET 大約是 5×102。 圖 4-2-2-5-(a)為樣品 HP_N15_I 從第一次至第三次量測的電流(對數) -電壓曲 線圖。在第一次的量測中我們給予 0V 至 5V 的順向偏壓；在 5V 時大約是 2×10-2. A。第二次是 0V 至 7V 的順向偏壓，在 6.8V 時樣品的電流會增加至上限的 0.5A。 在第三次是 0V 至 5V 的順向偏壓，此時元件整體的電流增加到 10-1 至 10-2 A，4.8V 時達到 0.5A 的限制電流，我們判斷此時的 HP_N15_I 已為 SET 的狀態。 圖 4-2-2-5-(b)為樣品 HP_N15_I 從第三次至第九次量測的電流(對數)-電壓曲 線圖。在第四次的量測中給予 0V 至-5V 的反向偏壓。0V 至-3.5V 電流維持在 10-1. A；至-3.54V 時樣品的電流開始變小至 10-2 A 的數量級；-4.6V 時又增加至 0.5A。 之後直到 5V 時電流減小至 10-4 A。同前述的圖 4-2-1-4-C 中的第十五次量測，這 些電阻忽大忽小的情形皆是樣品狀態切換時的過渡狀態。第五次的量測中我們看 到電流值較前一次減小許多，大約是 10-7 A 至 10-4 A。在第六次的量測中給予 0V 到-5V 的反向偏壓，此時量測到的電流值維持在 10-3 至 10-6 A 的範圍，此時已為. RESET 的狀態。第七次的量測是給予 0V 至 1V 的順向偏壓。在 1V 時量測到的電 流值是 5.34×10-3 A。第八次是給予 0V 至 4V 的順向偏壓，可以看到整體電流的走 向是較第七次的小；同樣是 1V 在第八次的電流為 2.96×10-3 A。第九次是 0V 至. 6V 的順向偏壓，在 6V 時大約是 4.11×10-4 A。 自此樣品的數據我們可以觀察到在第一次的量測中，電流值大約在 10-2 到 10-6. A；而第九次的量測大約是 10-3 至 10-7 A。可以發現當 SET 切換至 RESET 後，整 體電流值反而比 IS 狀態還要低，顯示要再次切換至 SET 需要較多次的手續，跟 40.
(54) 前述的通道已形成過的推論不同。我們推測是因為當 ND-ZnO 層的高度太高時反 而是不容易達成 SET 的狀態。因為當我們從 RESET 切換至 SET 的時候會在反向 偏壓的時候量測很多次直至穩定；而在反向量測時越穩定則缺陷也會越被趕至兩 端，而且缺陷在無偏壓時擴散的距離不夠長，致使要再次形成通道比起第一次的 切換要更困難。該元件的 ISET/IRESET 大約是 5×103。 綜上所述，不同高度 ND-ZnO 層的元件在電阻性記憶體特性的量測中我們可 以歸納出以下幾個特點：(1)在 P-N 之間沉積一層無刻意摻雜的氧化鋅做為. ND-ZnO 層可以達成電阻性記憶體的特性。(2)當 ND-ZnO 層的沉積時間為 2.5 分 鐘以下時元件只能從 RESET 切換成 SET 而無法復原；ND-ZnO 層的沉積時間大 於 5 分鐘的樣品可以在 RESET 和 SET 之間切換。(3)樣品在 ND-ZnO 層的高度增 加時可承受的上限電流亦會增加。(4)於元件中 ISET/IRESET 的數值能夠隨著 ND-ZnO 層的高度增加而提昇，但是當高度過高會致使樣品從 RESET 再度切換回 SET 時 變得更為困難。. 41.
(55) 4-2-3 不同高度的中間層於 IS 狀態之電性量測 在本節中我們將針對樣品在初始狀態(IS)使用升溫 I-V 的量測方法；量測的範 圍是 300K 至 380K 及 370K 至 410K。並藉由式 3-2 和式 3-5 計算元件的理想因子. (η)、逆向飽和電流(I0)、位障高度(ϕb)。期望能藉此試論元件於不同 ND-ZnO 層高 度下載子的機制。 圖 4-2-3-1-(a)及圖 4-2-3-1-(b)為 HP_N0_I 樣品 300K 至 380K 電流-電壓與電 流取對數-電壓的特性曲線圖；而計算得到的逆向飽和電流、理想因子和位障高度 可詳見於表 4-2-3。表中所示逆向飽和電流維持於 10-6A；理想因子是 6.22 至 5.50， 位障高度是 0.53eV 至 0.66eV。 圖 4-2-3-2-(a)及圖 4-2-3-2-(b)為 HP_N2.5_I 樣品 300K 至 380K 電流-電壓與電 流取對數-電壓的特性曲線圖；而計算得到的逆向飽和電流、理想因子和位障高度 可詳見於表 4-2-4。表中所示逆向飽和電流是 10-8A 至 10-7A；理想因子是 5.33 至. 4.80，位障高度是 0.63eV 至 0.76eV。 圖 4-2-3-3-(a)及圖 4-2-3-3-(b)為 HP_N5_I 樣品 300K 至 380K 電流-電壓與電 流取對數-電壓的特性曲線圖；而計算得到的逆向飽和電流、理想因子和位障高度 可詳見於表 4-2-5。表中所示逆向飽和電流是維持在 10-7A；理想因子是 7.73 至. 5.38，位障高度是 0.57eV 至 0.70eV。 圖 4-2-3-4-(a)及圖 4-2-3-4-(b)為 HP_N10_I 樣品 300K 至 380K 電流-電壓與電 流取對數-電壓的特性曲線圖；而計算得到的逆向飽和電流、理想因子和位障高度 可詳見於表 4-2-6。表中所示逆向飽和電流是從 10-10A 至 10-6A；理想因子是 9.99 至 3.11，位障高度是 0.77eV 至 0.72eV。然後針對樣品 HP_N10_I 我們進一步量更 高溫範圍的電性：370K 至 410K，所量測到的圖形可見於圖 4-2-2-4-(c)及圖. 4-2-2-4-(d)和表 4-2-6。在較高溫的時候所計算得到的逆向飽和電流是維持在 10-5A；理想因子是 7.46 至 5.54，位障高度是 0.58eV 至 0.63eV。 圖 4-2-3-5-(a)及圖 4-2-3-5-(b)為 HP_N15_I 樣品 300K 至 370K 電流-電壓與電 42.
(56) 流取對數-電壓的特性曲線圖；而計算得到的逆向飽和電流、理想因子和位障高度 可詳見於表 4-2-7。表中所示逆向飽和電流是從 10-10A 至 10-6A；理想因子是 3.91 至 6.38，位障高度是 1.00eV 至 0.71eV。同樣地我們針對樣品 HP_N15_I 我們進一 步量測 373K 至 413K 的電性，所量測到的圖形可見於圖 4-2-3-5-(c)及圖 4-2-3-5-(d) 和表 4-2-7。在較高溫的時候所計算得到的逆向飽和電流維持在 10-5A；理想因子 是 7.71 至 6.55，位障高度是 0.59eV 至 0.63eV。 在此我們針對上述升溫量測做一些統整：(1)所有樣品的升溫電流-電壓皆與溫 度成正比，這個現象與文獻[35]、[40]符合。(2)由圖 4-2-3-4 和圖 4-2-3-5 中我們可 以觀察到 HP_N10_I 和 HP_N15_I 這兩個樣品在 300K 至 380K 的量測中於 10-7A 時會有一個電流突然變高的情形，這個應是越過一個位障所以使得電流值增大； 於文獻[41]中也有相同的情形。此情形會導致我們計算的理想因子與逆向飽和電 流等數值結果的準確性有些疑慮。而雖然 HP_N2.5_I 樣品也有類似情形，但我們 使用的偏壓大約是落在 0.6V 至 0.8V，所以可以避開有疑慮的區間。(3)續(2)所述， 所以我們進一步量測 HP_N10_I 和 HP_N15_I 於 373K 至 413K 的電性。並藉此來 算出理想因子等參數。(4)由圖 4-2-3-8 所示，我們可以觀察到不同高度 ND-ZnO 層的樣品於溫度上升時的位障高度變化。可以看到 0min 大約維持在 0.53eV 至. 0.66eV；2.5min 整體趨勢高於 0min，維持於 0.63eV 至 0.76eV；5min 則又變小在 0.57eV 至 0.70eV 附近，前三者的位障高度皆隨著溫度增加而增加，與文獻[35] 的情形相同。在 300K 至 380K 時，10min 的位障高度是 0.77eV 至 0.72eV，隨著 溫度增加而變小但是整體趨勢皆大於前三個樣品。15min 樣品的位障高度是. 1.00eV 至 0.71eV，趨勢亦與溫度成反比且曲線又高於 10min 樣品。但是當我們進 一步量測 373K 至 413K 時，可以觀察到樣品整體的位障高度變小許多：10min 是 在 0.58eV 至 0.63eV；15min 是 0.59eV 至 0.63eV。. 43.
(57) 在這裡我們利用能帶圖來解釋位障高度與 ND-ZnO 層厚度的關係。圖 4-2-3-9 為沒有 ND-ZnO 層的樣品於無偏壓情形下的能帶圖。由於我們所使用的 P 型矽基 板為簡併的半導體，所以可以看到價電帶和二氧化矽間應會有一段區域是電洞累 積的地方。 圖 4-2-3-10 是我們加入 ND-ZnO 層後的示意圖。由文獻的結果得知，在. ND-ZnO 層和二氧化矽接面上的晶界上能抓住電子的陷阱電荷(trap)數量密度會增 加，使得抓住電子的機率變高，而當電子數量累積很多之後會等同於產生內建電 場，所以我們在能帶圖的表示上就讓接面的地方等效地彎比較高。因此電子電洞 要復合時透過缺陷的幫助也較沒有 ND-ZnO 層的樣品容易[42]。 而圖 4-2-3-11 是當我們加入較厚的 ND-ZnO 層的能帶圖。當 ND-ZnO 層太高 的時候載子要復合所需要的路徑也變大，致使算出來的位障很大。但當我們進一 步去量測更高溫的時候，整體的位障高度變小。我們推測應是濃度低的 ND-ZnO 層在高溫量測時會活化一些缺陷而致使通道形成，使得不需要通過介面的位障即 可復合。而較薄的 ND-ZnO 層的樣品雖然也有缺陷存在，但因為沒有高溫量測所 以缺陷無法被活化。. 44.
數據
![表 2-2 不同元件於電阻性記憶體特性量測參數[31]](https://thumb-ap.123doks.com/thumbv2/9libinfo/8791008.220250/24.892.150.741.173.487/表22不同元件於電阻性記憶體特性量測參數31.webp)
![圖 2-2 共掺雜與掺雜活化能位置的示意圖 [12]](https://thumb-ap.123doks.com/thumbv2/9libinfo/8791008.220250/25.892.239.654.558.917/圖22共掺雜與掺雜活化能位置的示意圖12.webp)
![圖 2-4 電阻轉換機制理論分類[28]](https://thumb-ap.123doks.com/thumbv2/9libinfo/8791008.220250/26.892.193.690.548.987/圖24電阻轉換機制理論分類28.webp)
![圖 2-6 電阻性記憶體切換狀態示意圖[29]](https://thumb-ap.123doks.com/thumbv2/9libinfo/8791008.220250/27.892.135.755.542.969/圖26電阻性記憶體切換狀態示意圖29.webp)
+7
![圖 2-7 電阻性記憶體切換狀態的 I-V 曲線[29]](https://thumb-ap.123doks.com/thumbv2/9libinfo/8791008.220250/28.892.265.614.137.411/圖27電阻性記憶體切換狀態的IV曲線29.webp)
![圖 2-9 高阻與低阻與多次切換狀態的變化情形[54]](https://thumb-ap.123doks.com/thumbv2/9libinfo/8791008.220250/29.892.241.644.135.441/圖29高阻與低阻與多次切換狀態的變化情形54.webp)
相關文件
Department of Computer Science and Information
Department of Computer Science and Information
Professor of Computer Science and Information Engineering National Chung Cheng University. Chair
2 Department of Materials Science and Engineering, National Chung Hsing University, Taichung, Taiwan.. 3 Department of Materials Science and Engineering, National Tsing Hua
Department of Physics and Institute of nanoscience, NCHU, Taiwan School of Physics and Engineering, Zhengzhou University, Henan.. International Laboratory for Quantum
Department of Physics, National Chung Hsing University, Taichung, Taiwan National Changhua University of Education, Changhua, Taiwan. We investigate how the surface acoustic wave
z [8] Department of Agricultural Information Science and Education, Mississippi State University。Module C: Verbs Connoting the Levels
The original curriculum design for the Department of Construction Engineering of CYUT was to expose students to a broad knowledge in engineering and applied science rather than
