第二章 文獻回顧
2.4 低介電材料之發展
2.4.5 多孔性低介電材料（porous low-k materials）
隨著製程技術的持續進步，為了降低 RC delay，擁有更低介電常 數的材料仍然持續地被研究發展，為了尋求下一代低介電材料（κ＜2.5）
之研發，公認的關鍵是將孔洞加入矽基的介電材料中。具有孔洞之材 料可以大幅降低介電常數，因為空氣（真空）之介電常數為1，所以可 以使得材料的介電常數下降至 1.5～2.5 左右，所以也有人把介電常數 低於 2.5 之材料稱為超低介電材料（ultra low-k materials，ULK）。以 SiO2為例，緻密之SiO2介電常數約為 3.9 ~ 4.2，但當 SiO2內部孔隙率 達到50%後，其有效介電常數可大幅降低至 2.5 左右。一般來說，產學 界大多希望超低介電材料除了擁有較介電材料更低的介電常數之外，
其它性質仍能夠符合表2.1 所列。本實驗選擇以旋轉塗佈法（spin-on）
製備所需要之材料試片，而目前利用旋轉塗佈法製做多孔性材料的方 法有兩種：（1）“氣凝膠（aerogel）、乾凝膠（xerogel）法＂：利用氣 凝膠或是乾凝膠固化的時候，移除醇類（alcohol-type）溶劑或是其他 共溶劑（co-solvent），將孔洞引入至材料內部。雖然製備方式簡單，但 缺點是孔洞尺寸偏大不易控制，而且無法控制孔洞的排列。（2）“模 板 劑 （templating agent ） 移 除 法 ＂ ： 模 板 劑 為 一 種 界 面 活 性 劑
（surfactant），亦是本論文所指之起孔洞劑（pore generator，porogen）
由於本身與基材間的反應使其在基材間會形成規則有序（ordered）的
排列，故稱為模板劑。藉由移除基材中的模板劑，使其原本所佔有的 體積成為孔洞，達到將孔洞引入材料內部之目的。雖然業界正在積極 研究以 CVD 的方式來沉積多孔性低介電薄膜，但是誠如前面章節所 述，旋轉塗佈法有著實驗簡單方便、設備成本便宜，並且可得局部平 坦化之薄膜，故現今學術界仍以旋轉塗佈為研究主軸。
然而根據文獻指出[4]，多孔性材料因其本身鬆散之孔洞結構所 致，會降低超低介電材料的機械強度及附著性，而且容易造成吸水性 的情況增加。機械性質方面，孔洞的大小及分佈情況都會對介電常數 有影響，也會使機械強度受到影響。當孔洞的比例、大小或分佈越大 時，機械強度也將會降得越低，最後可能如圖2.16 所示，無法承受 CMP 時所遭受之應力，導致元件破壞。
2.15 元件於 CMP 步驟時發生分層（delamination）之情況。
另外，不論是在去光阻或是製程中溝渠時會使用濕式化學製程，
而去離子水為製程中沖洗最常用之溶劑，此時多孔性薄膜容易吸收水 氣，造成介電常數大幅上揚（κwater～80），圖 2.17 為製程中所使用之溶 劑對多孔性低介電材料可能產生之影響。而在附著性方面，多孔性介 電薄膜的附著性較差，鑲嵌製程中為了阻擋銅導線之擴散，將沉積一 層阻障層於介電層上，阻障層在溝渠或側壁的附著性必須良好。倘若 孔洞太大或分佈不均，在蝕刻過程中，將使得多孔性介電層之表面粗 糙度難以控制，易造成阻障層無法完全遮蓋介電層而失去阻擋銅擴散 的能力，如圖2.17 所示。
圖2.16 化學藥劑對介電層可能造成之破壞。
圖2.17 銅擴散入介電層中。
為了避免上述問題，我們需要在多孔性介電材料上有新的設計 及整合，且對目前現有之製程不會造成太大衝擊。有鑑於此，Shipley 公司提出了 Solid-FirstTM新概念，其示意圖如圖 2.18 所示 [30]：將 含有高溫起孔洞劑（high temperature porogen）之低介電材料前驅物 以旋塗方式形成一兩相式低介電薄膜，在經過微影（lithography）、
蝕刻（etch）、清洗（clean）、金屬化（metallization）以及化學機械 研磨（CMP）等後段製程後，才將內部之起孔洞劑移除。然而截止 目前為止，不論是高溫起孔洞本身的性質，或是其對基材的影響，
亦或是後段製程對此一新型態介電材料之合適性如何，產學界均瞭 解甚少。故本實驗希望先瞭解如何選擇高溫起孔洞劑之後，接著再 研究高溫起孔洞劑對此種新型兩相式材料與新式製程有何影響，最 後再探討新型兩相式薄膜與傳統多孔性薄膜與探討後段製程對此類 新式兩相材料之影響，以研究結果提供吾人之後選擇或設計起孔洞 劑的方向，使其可應用於 Solid-FirstTM之中，並對於 Solid-FirstTM實 際應用於半導體製程之可行性提出歸納及建議。
圖2.18 Solid-FirstTM製程示意圖。