• 沒有找到結果。

多模組晶片跳脫繞線的基本概念

在文檔中 中華大學 碩士論文 (頁 58-63)

第五章 多模組晶片的跳脫繞線

5.1 多模組晶片跳脫繞線的基本概念

一般多模組晶片為了能達到正常工作,減少封裝之後的體積,一般均以跳脫 繞線的方式,使得晶片與晶片之間訊號可相互傳遞,這種使用跳脫繞線方式可直 接連接覆晶封裝的多模組晶片連線,不需額外的銲線,減少封裝製程及大量降低 封裝體積,並且在同一膠體內可使用較多的晶片模組數量,提升 IC 的功能,所以 目前複雜的多模組晶片繞線已由傳統的銲線方式演變成使用跳脫繞線方式,如圖 5.2 多模組晶片圖所示。在同一封裝膠體中包含數位積體電路(Digital IC)模組、

射頻積體電路(RF IC)模組等,模組晶片與模組晶片之間訊號的連接則透過跳脫繞 線來完成,而繞線區域為覆晶基板中跳脫繞線區域內,因此基板所需的層數除了 考量原本跳脫繞線的層數外,也必須負擔多晶片模組利用跳脫繞線所增加的層 數,整體的基板層數就會增加,封裝成本也會提高,若是能將上述二種的跳脫繞 線做適當及妥善的安排,相信既能在有效的層數下完成跳脫繞線,也能減少封裝 整體的成本,提高封裝的良率。

圖 5.2 多晶片模組示意圖

在多模組晶片的逃脫繞線中,因模組晶片的數量不一,排列方式也不盡相同,

因而增加整個跳脫繞線的困難度,若要降低整個多模組晶片跳脫繞線的困難度,

就必須對多模組晶片的排列方式有一通泛性的了解,以建立通用的跳脫繞線方 式,降低多模組晶片的跳脫繞線負擔,以下就針對多模組晶片的排列方式討論之。

5.1.1 多模組晶片排列方式

多晶片模組因晶片的數目不一,其排列方式眾多,但因晶粒切割時為水平與 垂直方向切割,所以所有的晶粒均呈現矩型的形狀。另外在多模組晶片中因各 IC 的功能不同,所組成的晶片模組在數量與形狀大小也不盡相同,在討論多模組晶 片的排列方式時一般均針對實際在多模組晶片中使用最頻繁的排列方式來分析,

經整理發現可歸納為下列幾種排列方式如圖 5.3 所示。在(a)圖中為一般多模組晶 片最常使用的排列方式,各晶片模組依水平並排方式置於同一基板上,其在基板 中之繞線均為水平跳脫繞線,故稱為 2H 型。這種排列方式常見於晶片大小約略相 等時使用,為多模組晶片常見之排列方式。若晶片數目增多時可考慮使用(b)圖或 (c)圖來擴充晶片的排列,在(b)圖中其在基板中之繞線除為水平跳脫繞線外增加 垂直跳脫繞線,故稱為 2H2V 型。而(c)圖中分別具有三組水平跳脫繞線與垂直跳 脫繞線,故稱為 3H3V 型。若晶片大小差異程度較大時,一般排列方式可參考(d) 圖排列,較大晶片單獨排列而較小之晶片可垂直排列,稱為 1V1H 型。若晶片大小 均不相同且長寬比無固定比率時,可使用(e)圖來排列。

(a)2H 型

(b)2H2V 型 (c) 3V3H 型

(d)2H1V 型 (e)2V2H 圖 5.3 多晶片排列方式圖

以上圖形無論大小及排列方式為何,其接合點排列均為六角化陣列接腳排列方 式,而跳脫繞線由水平繞線與垂直繞線所組成,都可以α-六角化列對列水平跳脫 繞線與兩邊水平/垂直跳脫繞線為基礎,透過偏移角度來調整接合點的偏移位置,

使得流過通道的線數能做到最佳化,最佳線數為(NWopt),或利用偏移角度的調整 讓多模組晶片的逃脫繞線在固定層數的限制下,利用本章所提之演算法妥善分配

接合點於各繞線層,解決單一繞線層交叉的現象,並充份利用各繞線層以降低跳 脫繞線的層數,故本章之研究重點在於建立以列對列水平跳脫繞線為基礎下的多 模組繞線。

5.1.2 多模組晶片交叉(Crossing)現象

多模組晶片利用跳脫繞線連接各晶片之間的訊號,常會產生一個主要的問 題,在於跳脫繞線的繞線層中因繞線接合點在晶片電路設計階段,各電路擺放位 置設計不當,以致於在繞線層的接合點做跳脫繞線時產生繞線交叉的現象,這種 交叉的現象稱為交叉衝突,當在繞線層產生交叉衝突現象時,已無法利用單一繞 線層來繞線,必須把交叉的接合點分配於不同繞線層,才能完成繞線,若相交的 繞線數增加,則接合點分配於不同層數必定增加,因此如何在有限層數下來解決 繞線相交的現象,實為本論文研究之重點。關於繞線層交叉的現象,如下圖 5.4 繞線層交叉衝突圖所示,接合點 1 向左繞線,接合點 2 向右繞線,而接合點 3 欲 向右繞線時因通道已被分配給接合點 2,且接合點 3 的繞線必須符合水平列對列跳 脫繞線的限制,因此在繞線層產生交叉與重疊的現象,已無法利用單層來完成跳 脫繞線。為了解決這問題使得繞線能夠成功,可能要避開已繞線的區域,若該區 域無法避開時,則需要增加層數將產生交叉或重疊的繞線分別置於不同繞線層,

如圖 5.5 所示,將接合點 1,2 分配在第一層,接合點 3 分配在第二層即可解決交 叉或重疊之問題。但這種做法可能增加跳脫繞線的層數,也導致封裝成本倍數增 加,這種倍數增加的速度可能不是我們所想像的增加一層繞線成本也增加一倍的 關係,可能增加一層繞線層而成本卻增加二倍或甚至於三倍以上,所以這種增加 繞線層解決各層產生的交叉衝突現象,也許不是一種好方法。

另一種解決單一繞線層交叉衝突的方法為利用α-六角化接腳模型改變偏移 角度大小,增加水平繞線區域,讓每一水平流過線數增加,就能解決上述 2 與 3

圖 5.4 繞線層交叉衝突圖

(a)第一層 (b)第二層 圖 5.5 二層繞線改善圖

產生的相交問題,如下圖 5.6 所示。利用此種改變偏移角度而增加通道流過線數,

雖然使得每一繞線層的面積增多,但卻能降低繞線層的層數,若以繞線總面積來 考量,相信利用改變偏移角度增加水平通道流過線數的繞線總面積,一定比增加 繞線層的層數來改善繞線層的總面積來的少,所以此種方法應該是改善繞線層相 交衝突最有效率的方法。

圖 5.6 增加偏移角度改善交叉衝突圖

在文檔中 中華大學 碩士論文 (頁 58-63)

相關文件