3-1 實驗動機
MOSFET 的結構自發明以來已是目前半導體產業最常使用的一 種場效電晶體（FET），而在此結構中最關鍵製程就屬閘極長度（Gate Length）最為重要，因此隨著製程技術的進步 Gate Length 也會隨之 變小，不過，製程上並不可能無限制的縮小，當我們將電晶體縮小至 20 奈米左右時，如果想再繼續往下微縮，將面臨物理極限所衍生的 許多問題，例如；量子物理中的問題，當 Gate Length 線寬縮至極短 時，造成電晶體產生漏電現象(Leakage)，進而抵銷縮小 Gate Length 時所獲得的效益，或者是當通道縮短至某一個程度時，所衍生的短通 道效應(Short Channel Effects, SCE)、以及元件製作成產品量產時時，
更需要在意其產品使用上的可靠度等相關問題，這些相關缺陷都有可 能大大的降低元件本生的特性。
因此為了解決這上述相關問題，所作的改善方式，就是導入 FinFET（Tri-Gate）這個概念，三閘極(Tri-Gate) 之鰭式場效電晶體的 結構，又稱之為鰭式場效電晶體（Fin Field Effect Transistor，FinFET），
把原本 2D 平面式結構的 MOSFET 改為 3D 立體式的 FinFET，因為 構造很像魚鰭，因此稱為「鰭式（Fin）」。藉由導入這個技術，能減 少因 Gate Length 微縮所導致的漏電現象，且已證明如果能透過增加
閘極與通道間的接觸面積，藉此增大閘極的控制能力，就能抑制短通 道效應的發生。藉由三閘極(Tri-Gate) 之鰭式場效電晶體的結構，可 以增加閘極和下層的接觸面積，在傳統的 MOSFET 結構中，Gate 接 觸面只有底層的平面，但是如果採用 FinFET（Tri-Gate）結構以後，
接觸面將從原本平面拉伸成立體狀，讓原本只有一個面的接觸，提升 至三個接觸面積，這樣就可以在保持同樣的接觸面積底下，讓通道微 縮至更短，相對地也就造就元件尺寸微小化。
根據摩爾定律(Moore's Law)，為了達到較好的元件操作特性與降 低製程成本，微縮元件的尺寸是必需的，從早期的 0.18µm，到目前 還在持續進行中的，一次又一次突破極限之 10nm 以下製程，在在凸 顯了人類科技進步的是日新月異的。然而製程的進步，所仰賴的正是 元件的微縮，其幕後功臣正是是隨著科技逐漸進步的微影技術
(Lithography)，但如果採用先進的微影設備製作奈米級的元件，光其 所耗費的昂貴成本就足以令產品價格頇高不下，例如 EUV。因此透 過波長 365nm 黃光微影製程所製做而成的元件，擁有較成熟的製程技 術基礎，與快速的產能及成本降低等相關優勢。
3-2 鰭型場效電晶體 Fin-Shaped FET 元件製作流程
研究使用標準六吋 P/N-Type Silicon wafer，在閘極(Gate)部分導 入 MOS 先閘極(Gate-First)製程技術；在元件製作方面，首先在矽晶 圓平面上定義出鰭型平台(MESA)，定義此平台步驟主要是由黃光微 影(Photo Lithography)、微縮(Trimming)、蝕刻(Etching)，三種製程合 力完成初期 Fin MESA；曝光鰭型圖形後，需使用氧電漿對晶圓上之 光阻圖案做鰭型線寬(Fin Width)微縮，此步驟同時也會消耗光阻本身 的厚度，因而限制後續蝕刻 Silicon 之深度(Fin Height)，光阻微縮至 理想線寬後，再使用 Dry Etching 通入 HBr 氣體，來對 Silicon 做蝕刻，
到了這一步，可說是已經完成初步的 Fin MESA 結構。之後必頇對 Silicon 本身的鰭型線寬進行二度微縮；透過熱氧化方式成長 Dry Oxide，再 Wet Etching 浸泡 HF，將其表面氧化而成的 SiO2 蝕刻乾淨，
利用此重複動作來消耗矽基板上之 Silicon，方能使鰭型線寬進一步達 到二次微縮目的。
完成鰭型結構通道後，需透過電漿增強型化學氣相沉積
(Plasma-Enhance Chemical Vapor Deposition，PECVD)沉積場區氧化層 (Field Oxide)，以利元件之絕緣，再來用黃光微影以及乾式蝕刻來定 義主動區(Active Region)。之後再堆疊 HKMG，以原子層沉積系統 (Atomic Layer Chemical Vapor Deposition System, ALD)方式，沉積高
介電常數（High Dielectric Constant, H-K)的閘極介電材料，接著以濺 鍍(Sputtering)的方式鍍上 Metal 作為 Gate，接下來用 Lithography 曝 出閘極圖案，之後乾式蝕刻及離子佈植 (Ion Implantation)，閘極金屬 及介電層都是使用乾式蝕刻機（TCP9600）來進行蝕刻，最後退火製 程使用快速熱退火(Rapid Thermal Annealing, RTA)並於氮氣環境中，
圖 2-1 為先閘極之鰭型電晶體製作流程圖。
3-3 奈米鰭/奈米牆之線寬試製
首先必頇將傳統平面型 MOSFET 電晶體製做成立體的鰭型場效 電晶體(Fin-Shaped FET)，為了提高電流密度，元件的微縮是必要的，
而鰭型電晶體之元件結構的優勢在於，擁有更小的 Gate Length，卻 還能維持住 Gate 控制電流的能力，因此透過波長 365nm 之黃光微影 方法，而非電子束直寫（E-beam Direct Write, EBDW）方式，但若只 使用一般黃光製程的極限，是無法將線寬曝至奈米等級之理想值，故 欲透過 Dummy 設計以保護與光罩本身結構設計，避免顯影時被沖斷，
再者透過水平爐管熱氧化(Oxidation)方式，進一步對 Fin 本身進行二 度線寬微縮，才有辦法將鰭型線寬(Fin Width)縮至奈米級的線寬，因 此期許能在六吋製程中，憑藉著 365nm 光學步進機就能獲得最小之 奈米鰭/奈米牆，因此本章節(3-3)會著重在圖 3-1 紅色圈，如何完成 Fin MESA 為主。
3-3-1 鰭型線寬(Fin Width)微縮
製作鰭式平台(Fin MESA)之黃光微影，此款光罩為沿用學長傳承 下來之不透光(Dark)光罩，其鰭型結構如圖 3-2，曝光劑量(Energy) 為:1850J/m2，焦距(Focus)為:0µm，由於使用的是 I-line 黃光微影製程，
光學步進機極限值為0.3μm，因此希望能透過實驗過程來突破機台極 限。我們一開始只使用乾式蝕刻(TCP9400)方式將光阻微縮(PR Trimming)，使用通氧電漿之 Recipe:2084(RF Top:700W RF Bot:20W Cl2:30ccm O2:30ccm Time:65s*6)，此步驟必頇為連續性製程，因為考 慮到光阻長時間暴露在大氣中，空氣中水氣會進入光阻內使得光阻變 質，進而影響微縮效益。
當 Oxygen Plasma 在蝕刻光阻時，會同時進行水平蝕刻及垂直蝕
刻，其蝕刻比約為 1:3，也就是說當線寬之光阻在水平蝕刻方向，從 0.3μm 蝕刻至 0.1μm，水平蝕刻所消耗的光阻值為 0.2μm，則在垂直 方向面，光阻蝕刻所消耗厚度預計為0.6μm。國家奈米實驗中心(NDL) 之 I-line 黃光微影製程，其一般光阻厚度約落在 0.8μm 左右，經過乾 式蝕刻之 Trimming 後，預計光阻剩餘厚度約為 0.2μm，在這樣剩餘 的厚度情況下，光阻理當還能承受後續乾式蝕刻，足以抵擋蝕刻出 Fin MESA 圖案所需消耗的光阻值。
下微縮好幾倍的數值，因此一開始就必頇思考曝光時，所需要用到的 光罩圖案，或許可能會對曝光結果產生微量影響，本實驗所用之光罩 為 NDL 所製作完成，由於 NDL 製作光罩線寬保證僅 0.4μm，而我們 實驗室學長當初所設計之光罩線寬是從0.3μm 值，逐一往下遞減，因 此必頇先使用顯微鏡量測製作完成的光罩玻璃，其光罩玻璃上的圖案，
實際鰭型圖案線寬值為多少。在光罩玻璃設計上，學長設計了幾款線 寬大小，從 0.3μm 至 0.25μm，表 3-1 為實際使用顯微鏡量測光罩玻 璃上線寬大小。
使用一般光阻情況下，光阻曝光線寬之大小會與光罩製作而成的 玻璃上線寬成正比，且能曝出的線寬大小約落在 200nm 至 300nm，
如圖 3-3 因此我們必頇使用 Dry Etching 方式，將光阻做進一步微縮 如圖 3-4，從 3-5 的 SEM 圖表統計上得知，在微縮過程中，光阻線寬 會隨著乾式蝕刻秒數增加，線寬則會越細，而且不管線寬起始值大小 為多少，光阻微縮所蝕刻的速率是差不多的，皆是隨著 Trimming 秒 數越久，光阻則越細，但卻也因為微縮時間過長，導致光阻斷裂，即 使免強存活下來，卻已經不是一條筆直的光阻線寬，而是呈現波浪狀 型態，如圖 3-6。
3-3-2 I-line 黃光微影導入 Dummy 設計
反覆曝光顯影過程中，我們意外發現:當鰭型線寬設計 Multiple Fin Width，有些設計是無法完全成功曝出多根 Fin，但也不會全數斷 裂，多次情況發生是，只有外圍的上下兩根 Fin Width，其中一根至 三根斷裂，其餘中間線寬則是成功曝出，如圖 3-7，因此藉由這種反 覆發生的情況底下，我們以此為概念，並在一根及多根鰭型線寬外圍 多設計上下兩根 Dummy Fin，其功能僅只是保護光阻在顯影時能避免 中間主要的 Fin Width 被顯影劑沖斷，但即使 Dummy Fin 最後存活下 來，也不會影響兩邊 Active Region 電流導通，因此在鰭型電晶體的 光罩結構設計上，我們嘗試導入 Dummy 的概念，在鰭型線寬外圍增 在靠近 Active Region 兩側的線寬則會比中間線寬大一些，形成一條
非筆直的光阻線寬，多次情況下是直接導致光阻線寬產生斷裂，因此 更確定加上 Dummy Fin 設計，確實能改善 I-line 黃光微影製程的現 況，不僅提高曝光顯影成功率，更保護 Fin Width 成功曝成一條筆直 的光阻線寬。
3-3-3 利用薄光阻之 I-line 黃光微影
由於 365nm 光學步進機，曝光極限值為 0.3μm，即使導入 Dummy
Fin 設計概念，仍然無法將 Fin Width 曝光至理想的奈米線寬:原因是 當光阻線寬非常細小時，若光阻厚度依然為0.8μm 的情況下，將形成 所謂高/寬比值過大的情形，因此在這樣情況下，容易使光阻無法曝 光出理想的線寬值，或者使光阻因在過大的高/寬比情況下，光阻直 接塌陷至鰭型線寬的兩側，如圖 3-10，高/寬比值過大情況下，導致 光阻底層寬度過窄，因此無法承受厚度達0.8μm 如此厚重的光阻，因 而往兩邊塌陷，在這樣的情況下，導致鰭型線寬一但線寬過細，就會 因為光阻底層寬度過窄而承受不住，造成光阻塌陷情況一再發生，在 In line SEM 顯微鏡底下可明顯看出，Fin Width 的兩側呈現黑色的情 況，如圖 3-10，正是因光阻承受不了如此大的高/寬比，而直接塌陷 於線寬 Fin Width 的兩側，形成所謂的顯影失敗，因此與 NDL 許進財 工程師多方討論後決定從降低高/寬比著手。
在工程師的建議下，決定採用 NDL 自行研發之薄光阻，比起一 般光阻厚度為0.83μm 的情況下，薄光阻厚度減少將近一半，為 0.43μm，
大大降低了高寬比的缺陷，透過 I-line 黃光微影之薄光阻與 Dummy Fin 的保護下，成功順利將鰭型線寬曝光至 200nm~210nm，並且是一
儘管已經將 Fin Width 曝光至 200nm 大小的線寬，但距離我們想
儘管已經將 Fin Width 曝光至 200nm 大小的線寬，但距離我們想