HEMT 低雜訊放大器設計
3.4 實作一 2.4/5.8 GHz 低雜訊放大器實做 .1 研究動機
本節電路主要是設計在無線通訊網路架構 IEEE802.11 之系列的 低雜訊放大器，其操作頻率操作在 2.4GHz 和 5.8GHz。HEMT 特性雖 其有低雜訊、高截止頻率之特性，但在其電晶體閘級正偏壓下，其電 流損耗相當驚人。因此為了減少功率損耗，電晶體閘級需偏壓在負壓 下。但電路的負壓需另給一電壓源，造成整體電路複雜度跟成本。如 何適當地設計負偏壓在電路上，及使用電流重覆利用地概念來設計是 本節概念。mHEMT 具有較低的雜訊，及更高的截止頻率。因其設計 同樣的電路來比較，也是本節之重點。
3.4.2
電路設計電流鏡
一般 CMOS 之電流鏡如圖所示，需要另給一條 DC 路徑來偏壓電 路的電流源，這形式除了要多消耗電流，且也必需考慮電晶體製程變 異的關係造成電流與設計不同。但 HMET 製程，其屬於空乏型電晶 體，給負偏壓時即可導通，其 I-V 圖如 3.4 所示:
0 1 2 3 4 5 6 7 8 9
VDD
LNA_OUT LNA_IN M1
M2 C2
M4
C1 M3 R1
L1
L2
R2
VDD
LNA_OUT LNA_IN
M1
M2 C2
M4
C1 M3
R1 L1
L2 L3
C2
圖3.6 (a)共源級共汲級放大器 (b)共源級共源級放大器
配合一些規格在 VDD 電壓上是給 3V，在 3V 的空間下，LNA 可 以疊接兩級電路，第二級電路可以做為輸出的緩衝器。而這節電路架 構如圖 3.8 所示，分為兩種。而這兩種在第一級的部份是一樣的，共 源級退化放大器的架構除了有比較好的匹配外，這種的架構做為第一 級時雜訊指數也較低。從直流的觀點上來看，為了節省功率消耗上，
故必需在電晶體 M1 的 Vgs 偏壓給上一負壓，使得整體電流不會太 大。因此為了給這一偏壓，在電晶體 M1 源級的部份，電路使用了自 偏壓的電流源提供一正偏壓，在閘級的部份則給一大電阻接到地，這 種方式就可以給 M1 一個負偏壓。從小訊號的觀點來看，為了源級退 化電感負端接到地故在電晶體 M3 並聯了大電容 C1 到地。
而在疊接的第二級電路，採了兩種方式下去比較，一種是如圖
3.8(a)的共閘級放大器，而另一種則是利用圖 3.8(b)的共源級放大器。
從直流的觀點上來看，其偏壓方式則如類似第一級，利用自偏壓放大 器來提供負壓。而從小訊號的觀點上來看的話圖 3.8(a)利用共閘級來 當作輸出級，在輸出的匹配上會是一個寬頻的匹配，因此從輸出阻抗 的觀點來看的話，這是一個很好的選擇。而圖 3.8(b)共源級放大器可 以使電路得到額外的增益，可以壓制後級的雜訊指數。因此在整體接 收機的設計上可以依其需求選擇適當的第二級電路。而在本章節電路 則是二種電路都有下去實做，並藉由實驗結果做出比較。
Circuit
M2
Second Stage
Rp
Rs
LS
Circuit
M2
Second Stage
Rp
Rs
Ls
(a) (b) 圖3.7 (a) Rp 在 Lg 之後 (b)Rp 在 Lg 之前
在設計第一級電路時，為了不影響輸入阻抗和其雜訊指數，其 Rp 的 值應該要放越大越好。但其放大到某一程度時，其阻值對於雜訊指數 和輸入阻抗匹配較不影響，故其值經由模擬驗證後，大概給 3000 歐 姆到 4000 歐姆之間。然而這邊產生了一問題。那就是 Rp 的位置在 放在哪兒?如圖 3.9(a)(b)要在 Lg 前面或是後面?看似沒有關係，但其
實雜訊指數來看，兩者 Rp 貢獻的雜訊不一樣，使得電路最後的雜訊 指數會不同。
在模擬上，先用理想的 RLC 元件想去測試，只有電阻會貢獻雜訊 的情況下會如何?
RS
CGS
LS
LG
g Vm GS
RL
Rp Rp
0.0 2.0G 4.0G 6.0G 8.0G 10.0G
0.00 0.05 0.10 0.15 0.20
Rs-Rp-Lg Rs-Lg-Rp
Noise Figure (dB)
RF frequency (Hz)
(a) (b)
圖3.8 (a)測試 Rp 貢獻雜訊模擬架構圖 (b)雜訊指數對頻率模擬圖 如上圖所示，依照不同的電阻擺放位置模擬，再從模擬軟體下去 設定只有 Rs 和 Rp 會貢獻雜訊。經由模擬可以發現，把 Rp 放在 Lg 之前的其雜訊指數對頻率做圖是以一直線的方式，而把 Rp 放在 Lg 之後，其雜訊指數則是對頻率要變大的趨式。當 Rp 放在 Lg 之前，
Rp 貢獻到後級的雜訊雜訊增益和 Rs 貢獻到後級的雜訊增益是差不多 的，故在計算雜訊指數時，把相同項消去後可以得到 1 s
p
NF R
= + R 。其 雜訊指數是一定值，經過模擬驗證後跟計算的值是一樣的，故其雜訊 指數並會隨著頻率變化。而當 Rp 放在 Lg 之後時，Rp 貢獻的雜訊增 益跟 Rs 不一樣了，且由模擬可以發現其雜訊指數會隨著頻率上昇。
這是經由理想上的元件所模擬出來的結果，代入實際上電路模擬 雜訊指數的結果如所示，其跟用元件 RLC 的模擬有類似的效果。
1G 2G 3G 4G 5G
0 1 2 3 4 5
Rs-Rp-Lg Rs-Lg-Rp
Noise Figure (dB)
RF frequency (Hz)
圖3.9 代入實際元件電路雜訊指訊對頻率的模擬圖