• 沒有找到結果。

2.4/5.8GHz利用被動混頻器設計低雜訊低功率接收機和HEMT 低雜訊放大器

N/A
N/A
Protected

Academic year: 2021

Share "2.4/5.8GHz利用被動混頻器設計低雜訊低功率接收機和HEMT 低雜訊放大器"

Copied!
140
0
0

加載中.... (立即查看全文)

全文

(1)

國 立 交 通 大 學

電信工程研究所

碩 士 論 文

2.4/5.8GHz 利用被動混頻器設計低雜訊低功

率接收機和 HEMT 低雜訊放大器

2.4/5.8GHz Low Noise Low Power Direct Conversion Receiver

Utilizing Passive Mixer and HEMT Low Noise Amplifier

研究生:林忠佑

指導教授:孟慶宗

(2)

2.4/5.8GHz 利用被動混頻器設計接收機和

HEMT 低雜訊放大器

2.4 / 5.8GHz Low Noise Low Power Direct Conversion

Receiver Utilizing Passive Mixer and HEMT Low Noise

Amplifier

研究生:林忠佑 Student: Chung-Yo Lin

指導教授:孟慶宗 博士 Advisor: Dr. Chinchun Meng

國 立 交 通 大 學

電信工程研究所

碩士論文

A Thesis

Submitted to Institute of Communication Engineering College of Electrical Engineering and Computer Science

National Chiao Tung University in partial Fulfillment of the Requirements

for the Degree of Master

in

Communication Engineering July 2010

Hsinchu, Taiwan, Republic of China

(3)

2.4/5.8GHz 利用被動混器設計低雜訊低功率接收

機和 HEMT 低雜訊放大器

學生:林忠佑 指導教授:孟慶宗 博士 國立交通大學 電信工程研究所

摘 要

本篇論文針對現今網路通訊的應用,利用台積電 CMOS 0.18μm 的 製程,以及穩懋提供的 HEMT 製程上所設計的射頻電路。而本論文可分 為兩章節。第一章節主要是針對直接降頻接收機整體做兩種不一樣的設 計;第二章節則利用 HEMT 的製程特性設計出不同架構不同製程的低雜 訊放大器來做比器。 論文一開始會針對現今較為常見的接收機架構做分析,並介紹被動 混頻器在顫抖雜訊上的表現。實做出利用 TSMC CMOS 0.18μm 製程設計 一被動混頻器搭配不一樣的 LNA 的接收機。第一種是搭配變壓器匹配的 低雜訊放大器而第二種利用電流重覆利用的技巧的差動放大器的接收 機。 論文的第二部份則先介紹 HEMT 的特性,和如何利用其電氣特性設 計自偏壓的電流源。並利用這兩種製程和單壓操作的技巧設計出兩種不 一樣的架構的低雜訊放大器。

(4)

Receiver Utilizing Passive Mixer and HEMT Low Noise

Amplifier

Student:Chung-Yo Lin Advisor:Chinchun Meng

Institute of Communication Engineering National Chiao Tung University

Abstract

In this thesis, we use TSMC CMOS 0.18μm and WIN 0.15μm to

design the radio frequency circuits for network application. The thesis

consists of two parts. The first part focus on two different design for the Direct Conversion Receiver. The second part compares different type

LNA(Low Noise Amplifier) utilizing different process in different circuit type.

First, we analyzes different Receiver type that we usually use today, and introduces flicker noise performance in passive mixer. We implement

TSMC CMOS 0.18μm to design Receivers with passive mixer and two

different types LNA. Transformer is used in first types LNA, and differential LNA is used in second type.

Second, we introduce the characteristic of HEMT, and how design the self-bias current source. We design various type LNAs utilizing two

(5)

誌謝

轉眼間,兩年的碩士的光陰就過去了,這當中要感謝的人真的是 很多。在這日子中,最感謝的是孟慶宗教授,不管是在學業上,和對 公司報告的報告過程中都讓我學習到了很多關於射頻積體電路的學 問和態度。感謝口試委員徐碩鴻教授、蘇朝琴教授、鐘世忠教授,在 口試過程中,提出了許多電路上的問題也給予了珍貴的意見,讓我在 短短的一小時收獲許多。再來感謝國家奈米中心的量測人員,特別是 汶德、志華、榮彥、書毓 。因為你們,量測的過程也才能順利進行, 也常為了量測還加班,真的是十分感激。 實驗室兩年的甘苦,除了學到專業的知識外也學到了許多對學問 的態度,最感謝的就是強者博班學長徐金詳,不管在電路模擬,量測, 或者是一些鎖碎的雜事中,都是有學長的幫忙和教導,讓我成長許多 學到許多的。宏儒學長的謹慎做事態度,是我處事的好榜樣,感謝珍 儀學姐的短暫照顧。還有熙良學長面對事情樂觀態度和解決事情的能 力,讓我對於處理事情態度上學到許多。沉默又多采多藝大維,除了 教我 EM,也是位風趣的學長。泰麟學長是個好客的學長除了會請我 吃哈根答斯外,對於電路的技巧也是不吝分享。感謝欣宜學姐,是最

(6)

開始帶我模擬電路的學姐。感謝戰友智凱,在一起下線的過程中或是 唱歌,都有你的陪伴,是一位能夠交心的朋友。感謝嘉苓,除了在課 業上的幫忙,也是實驗室歡樂的來源。感謝實驗室助理建守,除了是 能夠一起運動的好友外,對於事情的看法或者是關於學習的態度上, 都給了我許多想法上的刺激。謝謝學弟楊雋、小菊花(彥鋒)的陪伴, 因為你們實驗室才能多一些歡樂的笑聲,雖然我常嗆你們,不過你們 知道我是愛你們的。 最後,感謝女友以上老婆未滿的陶子(逸明),在我面臨許多低潮 的時候,總是能夠鼓勵著我陪伴著我。感謝陶爸爸、陶媽媽和陶葛哥, 讓我獨自來新竹的人都能有感覺回到家的溫暖和幫助。謝謝阿婆爸爸 媽媽哥哥姐姐在許多方面的支持,讓我可以不用擔心家裡的事情,可 以自在地在新竹學習,謝謝阿公的保佑,讓我在新竹一切都能夠順順 利利的。 林忠佑 謹於 Lab918, 交通大學 2010 年 7 月

(7)

目錄

中文摘要 i 英文摘要 ii 誌謝 iii 目錄 v 表目錄 vii 圖目錄 viii 第一章 導論 1 1.1 研究動機 2 1.2 論文組織 3 第二章 2.4/5.8GHz 利用被動混頻器設計之低雜訊低功率接收機 4 2.1 前言 5 2.2 接收機設計架構 5 2.2.1 接收機架構選擇 5 2.2.2 被動混頻器雜演進和其偏壓 10 2.2.3 被動混頻器映像訊號之問題 19 2.2.4 基頻電路設計與選擇 27 2.3 實作一 5.8GHz 利用變壓器設計之接收機 33 2.3.1 研究動機 33 2.3.2 電路設計 33 2.3.3 晶片量測結果 53 2.3.4 結果與討論 59 2.4 實作二 2.4GHz 利用變壓器設計之接收機 61 2.4.1 研究動機 61 2.4.2 電路設計 61 2.4.3 晶片量測結果 61 2.4.4 結果與討論 68 2.5 實作三 利用差動放大器設計之接收機 71 2.5.1 研究動機 71 2.5.2 電路設計 71 2.5.3 晶片量測結果 75 2.5.4 結果與討論 80 第三章 HEMT 低雜訊放大器設計 82 3.1 前言 83 3.2 製程介紹 84

(8)

3.3.1 源級退化阻抗的共源極放大器 86 3.4 電路實作 2.4 和 5.8GHz 低雜訊放大器設計 89 3.4.1 研究動機 89 3.4.2 電路設計 89 3.4.3 晶片量測結果 100 3.4.4 結果與討論 108 第四章 結論 109 參考文獻 111 附錄一 5.8GHz 利用圈比 4:2 變壓器設計之接收機 附錄二 一級 op 和兩級 op 設計 TIA 之差別 114 123

(9)

表目錄

表 2.1 放大器模態表現比較表 31 表 2.2 5.8GHz 利用變壓器設計接收機表現整理 17 表 2.3 2.4GHz 利用變壓器設計接收機表現整理 61 表 2.4 利用差動放大器設計接收機表現整理 77 表 2.5 HEMT 特性比較表 77 表 3.1 2.4-GHz 低雜訊放大器表現比較表 78 表 3.2 5.8-GHz 低雜訊放大器表現比較表 105

(10)

圖目錄

圖 2.1 超外差接收機架構圖 6 圖 2.2 直接降頻接收機架構圖 7 圖 2.3 接收機自我混頻示意圖 8 圖 2.4 LNA 二階非線性對接收機影響 8 圖 2.5 混頻器二階非線性對接收機影響 9 圖 2.6 一般常見主動混頻器及其改善 10 圖 2.7 (a)主動混頻器(b)被動混頻器 11 圖 2.8 (a)開啓重疊電壓示意圖(b)關閉重疊電壓示意圖 12 圖 2.9 一連串脈衝之雜訊所造成的切換時間擾動模型。在開啟重疊 (ON overlap),這個脈衝串具有 2fLO的週期,然而在關閉重疊 (OFF overlap),它的週期是 fLO 13 圖 2.10 (a)被動混頻器接基頻電路示意圖 (b)共源級差動放大器(c)利 用 OP 設計 TIA (d) 共閘級放大器 17 圖 2.11 (a)一般電流模式被動混頻器(b)正交訊號被動混頻器 19 圖 2.12 圖 2.13 (a)一般處理正交訊號接收機(b)LC tank 示意圖 非線性 I 通道造成 Q 通道的非線性項 21 23 圖 2.14 0.18μm MOS BJT 製程剖面圖 27 圖 2.15 常見 OP(a)一級簡單運算放大器(b)二級運算放大器(c)疊接運算 放大器(d)折疊運算放大器 28 圖 2.16 四種常見的可調式增益放大器型態 30 圖 2.17 接收機熱雜訊分析整體示意圖 33 圖 2.18 (a)利用變壓器匹配圖(b)小訊號示意圖 36 圖 2.19 覆蓋型變壓器示意圖 39 圖 2.20 (a)覆蓋型變壓器實作圖(b)對稱型變壓器 39 圖 2.21 低雜訊放大器架構圖 40 圖 2.22 考慮損耗電感之 LC tank 示意圖(b)等效 LC tank 示意圖 42 圖 2.23 模擬圖 (a)輸入返回損耗(b)雜訊指數(c)穩定度(d)電壓增益 43 圖 2.24 多重相位濾波器 44 圖 2.25 一級簡單型運算放大器搭配共模迴授放大器 46 圖 2.26 TIA 架構圖 48 圖 2.27 (a)OP 的雜訊指數 (b) TIA 的增益對頻率 (c)OP 的增益對頻率 (d)OP 的相位對頻率 49 圖 2.28 可調增益放大器架構圖 51

(11)

+TIA (d)VGA 52 圖 2.31 轉換增益對 LO 功率 53 圖 2.32 轉換增益對 RF 頻率 53 圖 2.33 轉換增益對 VTRF 54 圖 2.34 輸入返回損耗 54 圖 2.35 轉換增益對 RF 功率(一) 55 圖 2.36 轉換增益對 RF 功率(二) 55 圖 2.37 線性度表現對增益 56 圖 2.38 隔離度對 LO 頻率 56 圖 2.39 雜訊指數對 IF 頻率 57 圖 2.40 增益對 IF 頻率 57 圖 2.41 I/Q 振幅與相位不對稱對 RF 頻率 58 圖 2.42 I/Q 通道輸出波形 58 圖 2.43 晶片圖(1.25 X 1) 59

圖 2.44 2.4GHz 接收機架構圖 (a)LNA (b)Poly-phase filter(c)Mixer +TIA (d)VGA 62 圖 2.45 轉換增益 對 RF 頻率 63 圖 2.46 轉換增益 對 LO 功率 63 圖 2.47 轉換增益 對 RF 輸入功率 64 圖 2.48 輸出功率 對 輸入功率 64 圖 2.49 轉換增益對 VTIF 65 圖 2.50 線性度表現 65 圖 2.51 雜訊指數對 IF 頻率 66 圖 2.52 隔離度對 LO 頻率 66 圖 2.53 輪入返回損耗 67 圖 2.54 基頻 IQ 訊號輸出圖 67 圖 2.55 晶片圖(1.48 X 1.58) 68 圖 2.56 差動放大器架構圖 72

圖 2.57 5.8GHz 接收機架構圖 (a)LNA (b)Poly-phase filter(c)Mixer +TIA (d)VGA 74 圖 2.58 轉換增益 對 RF 功率 75 圖 2.59 轉換增益 對 LO 功率 75 圖 2.60 轉換增益 對 RF 輸入功率 76 圖 2.61 輸出功率 對 輸入功率 76 圖 2.62 線性度表現 77 圖 2.63 線性對表現 對 增益 77

(12)

圖 2.65 雜訊指數 對 IF 頻率 78 圖 2.66 隔離度 對 LO 頻率 79 圖 2.67 晶片圖(1.48 X 1.58) 79 圖 3.1 HEMT 製程剖面圖 86 圖 3.2 帶有源極退化阻抗的共源極放大器模型 87 圖 3.3 帶有源極退化阻抗的共源極放大器小訊號模型 88 圖 3.4 pHEMT I-V 曲線 90 圖 3.5 (a)CMOS 電流鏡 (b) HEMT 自偏壓電流鏡 90 圖 3.6 (a)共源級共汲級放大器 (b)共源級共源級放大器 91 圖 3.7 (a) Rp 在 Lg 之後 (b)Rp 在 Lg 之前 92 圖 3.8 (a)測試 Rp 貢獻雜訊模擬架構圖 (b)雜訊指數對頻率模擬圖 93 圖 3.9 代入實際元件電路雜訊指訊對頻率的模擬圖 94 圖 3.10 雜訊指數模擬與量測的比較圖(a)2.4GHz(b)5.8GHz 95 圖 3.11 電晶體 電流密度和轉導值對 Vgs 作圖 96 圖 3.12 pHEMT 2.4GHz 共源級共汲級放大器(CSCD) 97 圖 3.13 pHEMT 2.4GHz 共源級共汲源放大器(CSCS) 97 圖 3.14 mHEMT 2.4GHz 共源級共汲級放大器(CSCD) 97 圖 3.15 pHEMT 5.8GHz 共源級共汲級放大器(CSCD) 98 圖 3.16 pHEMT 5.8GHz 共源級共汲源放大器(CSCS) 98 圖 3.17 mHEMT 5.8GHz 共源級共汲級放大器(CSCD) 98 圖 3.19 共源級共汲級放大器(a)直流路徑圖(b)小訊號路徑圖 99 圖 3.19 共源級共源級放大器(a)直流路徑圖(b)小訊號路徑圖 99 圖 3.20 2.4GHz 輸入反射損耗 對 RF 頻率 100 圖 3.21 2.4GHz 輸出反射損耗 對 RF 頻率 100 圖 3.22 2.4GHz 增益 對 RF 頻率 101 圖 3.23 2.4GHz 雜訊指數 對 RF 頻率 101

圖 3.24 pHEMT 2.4GHz 共源級共汲級放大器(a)IIP3 (b)IP1 102

圖 3.25 pHEMT 2.4GHz 共源級共源級放大器(a)IIP3 (b)IP1 102

圖 3.26 mHEMT 2.4GHz 共源級共汲級放大器(a)IIP3 (b)IP1 102

圖 3.27 5.8 GHz 輸入反射損耗 對 RF 頻率 103

圖 3.28 5.8 GHz 輸出反射損耗 對 RF 頻率 103

圖 3.29 5.8GHz 增益 對 RF 頻率 104

圖 3.30 雜訊指數 對 RF 頻率 104

圖 3.31 pHEMT 5.8GHz 共源級共汲級放大器(a)IIP3 (b)IP1 105

圖 3.32 pHEMT 5.8GHz 共源級共源級放大器(a)IIP3 (b)IP1 105

圖 3.33 mHEMT 5.8GHz 共源級共汲級放大器(a)IIP3 (b)IP1 105

(13)

圖 A.1 (a)LNA 架構圖 (b)LNA 加上變壓器等效電路圖 113

圖 A.2 5.8 GHz 接收機架構圖 (a)LNA (b)Poly-phase filter(c)Mixer +TIA (d)VGA 114 圖 A.3 轉換增益對 LO 功率 115 圖 A.4 轉換增益對 RF 頻率 115 圖 A.5 轉換增益對 VTRF 116 圖 A.6 輸入返回損耗 116 圖 A.7 圖 A.8 圖 A.9 圖 A.10 圖 A.11 圖 A.12 圖 A.13 圖 A.14 圖 A.15 圖 B.1 圖 B.2 圖 B.3 轉換增益對 RF 功率 最高增益時線性度表現圖 線性度表現對增益 隔離度對 LO 頻率 雜訊指數對 IF 頻率 增益對 IF 頻率 I/Q 振幅與相位不對稱對 RF 頻率 I/Q 通道輸出波形 晶片圖(1.25 X 1) (a)差動輸入差動輸出 TIA (b)簡化後單端輸入單端輸出 TIA(c)把 TIA 拆成無迴授 A 電路 (a)差動輸入單端輸出一級運算放大器搭配電阻迴授 (b)小訊號 電路模型 (c) 無迴授 A 電路 (a)差動輸入單端輸出二級運算放大器搭配電阻迴授 (b)小訊號 電路模型 (c) 無迴授 A 電路 117 117 118 118 119 119 120 120 121 122 123 125

(14)

第一章

(15)

1.1 前言

無線網路的研究熱潮隨著各種網路技術的發展而日益蓬勃,無論 是行動通訊網路或是各式的便利的設備如筆記型電腦、2G 和 3G 手機 手機、個人數位助理、家電..等的推陳出新,使得使用者的行動力大 為增加。且為配合政府 e-Taiwan 計劃,台灣區電機電子工業同業無 線通訊聯盟及工業局無線通訊產業發展推動小組共同公布全國統一 的「公眾 WLAN(Wireless LAN 無線區域網路)上網標章」,以加 速推動產業的發展與應用。在 1999 年 802.11a 定義了一個在 5GHz ISM 頻段上數據傳輸速率可 逹 54Mbit/s 的實體層,其有可同時使用多 個頻道以加快傳輸速度、且電波不易受干擾的特點。因此本篇論文則 設計在此一頻段上的接收機(Receiver)及在接收機前端之低雜訊放大 器(LNA)。 過去較常的超外差接收機,有映像訊號、整合度不高..等缺點。 在整合一系統時,需要額外的濾波器來濾掉映像訊號,造成整體雜訊 指數、成本、直流功率消耗變高,整體整合度也不高。因此有學者提 出直接降頻接收機(Zero IF)的架構,也就是說利用本地振盪訊號頻率 跟射頻訊號的頻率差不多的方式,把訊號一次降頻至基頻的訊號。這 種方式不用多餘的濾波器來濾掉映像訊號,且較簡單的基頻電路接在 接收機後方即可。實作一系統時,不太需要額外元件,使得整體整合 度較高。直接降頻接收機也有其缺點,例如在非常低頻的時候,幾百 kHz 的地方,其會有顫抖雜訊(flicker noise)、直流偏壓準位偏移(dc offset)..等問題。 在射頻積體電路製程上,CMOS 具有技術成本低且有較佳系統整 合能力,因此使用 CMOS 製程技術在單一晶片上同時實現射頻前端

(16)

電路及基頻電路似乎是發展主流。但從特性觀點來看砷化鎵(GaAs), 因電子遷移率(electron mobility)是矽的五到十倍,因此 GaAs-based 元 件有更高的截止頻率和更高的轉導,所以 GaAs-based 的 PHEMT 技 術也非常適合高頻電路之應用。本篇論文主要將採用這三種製程技術 來探討射頻混頻器電路的設計與實現。

1.2 論文組織

本篇論文將利用 CMOS、PHEMT、MHEMT 製程技術來設計晶片。本 論文分為三個章節,第一章為導論,說明無線通訊的發展與前端電路 的設計觀念;第二章為利用被動混頻器來設計一接收機,來改善在降 頻後,出現在基頻部的顫抖雜訊;第三章為5GHz 低雜訊放大器設計, 利用 PHEMT 製程設計出兩個架構不同的低雜訊放大器的,降低雜訊貢 獻;第五章則對上述的所有電路設計與實作結果做個結論。

(17)

第二章

2.4/5.8GHz 利用被動混頻

器設計之低雜訊低功率接

(18)

2.1

前言

隨著電腦時代的來臨,網路時代的發達,及製程技術的進步。使 得現代網路通訊的產品越來越多,如手機,筆記型電腦,視訊產品... 等。因為無線網路之方便,使得現代人對網路的需求越來越大,對於 產品規格反而越來越嚴格。就手機來說,除了要求通品質要好、要有 照像錄影功能、還必需要能在長時間下操作。對於這些要求在系統上 來講,就是要雜訊指數低、線性度高、低功率外,還必需要高積體化 的晶片,使得相同的空間容下較多的功能。 本章節先比較現今較為常見的接收機系統架構,接下來探討其優 缺點找出較適合於低雜訊整合度較高之系統架構。再到電路的層面上 來看,利用電路上的技巧解決這些的缺失。最後是電路實做結果的量 測與討論。

2.2

接收機架構設計

2.2.1

系統架構比較與選擇

隨著通訊技術的發展,及通訊產品的普及,對於其電路表現要求 越來越嚴格。電路表現除了一些常見線性度、雜訊、增益…等影響通 訊品質的因素外,還必需考慮到成本、功率損耗…等。相關這些考量 下,選擇適當的架構就顯得格外的重要。在現今於一般常見的接收機

(19)

架構中,常見的有兩種:超外差架構及直接降頻接收機。 在一般的降頻的頻譜上,RF 頻率通常會略大於 LO,在經過降頻 後除了 RF 的訊號,比 LO 小於一段 IF 頻率的訊號,也會降頻至 IF 頻率,我們稱此訊號為映像訊號(image signal)。如圖(2.1)所示,故有 學者提出了超外差架構,利用降兩次頻,在其過程中用濾波器來濾掉 映像訊號及頻道的選擇。 Band Select Filter LNA Image Reject Filter Channel Select Filter 90 LPF A/D A/D 00 900 DSP MIXER MIXER 圖(2.1) 超外差接收機架構圖 對於超外差接收機的架構中,在第一次降頻如何選擇中頻頻段的 頻率就很重要。如果把中頻頻率設定的較高的話,會有較好的濾掉映 像訊號的效果;若如果是選擇較低的話,擇會有較好的頻道選擇。故 在選擇中頻頻率時會有一取捨。而在第二次降頻時,在一些解調方面 的動作,通常是在這邊開始的,故在這邊會有 LO 會分兩路。使降頻 下來的訊號會相差 90 度的相位差。之後再接上濾波器,濾掉其他頻 率的訊號,再由後續的類比數位電路去解調出我們想要的訊號。 當然在這過程中,有幾個很嚴重的致命傷。第一在中頻的選擇就 有一個取捨,且在這過程中,為了有較好的濾掉映像頻率的效果,此 濾波器通常會另接外部較高 Q 值的濾波器,對於一些低成本、高整

(20)

合度要求,這架構恐怕就達不到了。再著在這一接收路徑中,會使用 較多的濾波器,對於一些低雜訊要求的接收機,其前面的 LNA 勢必 要有更大的增益來壓制後面的雜訊。 RF Filter LNA 90 LPF A/D A/D 00 900 DSP MIXER 圖(2.2) 直接降頻接收機架構圖 而直接降頻接收機的方式,則是利用 LO 的頻率大約和 RF 一樣, 一次降頻至基頻,且為了解調的關係,在這次的混頻就有了正交的訊 號,經一低通濾波器,再接至後級數位類比電路。這個方式相較於超 外差接收機的架構來看,有兩個好處,第一:這種方式間接地避免了 映像雜訊的問題。第二:因其基頻訊號的頻率很低,故在選擇頻道方 面,濾波器只需一低通濾波器即可。故具有較高整合度,且較少原件 的好處。當然也有其它缺點,諸如:直流準位偏移(DC offset)、二階非 線失真(Second order distortion)、本地訊號溢漏(LO leakage)、正交訊 號不匹配(I/Q mismatch)、顫抖雜訊(flicker noise)…等問題。

從本地訊號溢漏開始說起,其最主要就是因為 RF 阜與 LO 阜的 隔離度並不是無限大,且 RF 頻率與 LO 頻率太過接近,所以 LO 號 訊號會溢漏到 RF 阜。其 LO 訊號可能會隨著天線再度的幅射進其它 的接收機。 會對其它接收機 造成同頻阻隔干 擾(In-band Blocking

(21)

Interference)。這也是造成直流準位位移的原因之一。這個問題除了跟 電路架構有關外,製程,電路佈局也會造成這個問題。 Interferer Self-mixing LO Self-mixing 圖(2.3) 接收機自我混頻示意圖 直流準位偏移最主要也是因為 RF 跟 LO 的隔離度。如圖(2.3) 所示。RF 的訊號會籍由電路走線耦合或基本的電容耦合效應,溢漏 至 LO 阜形成自我混頻(Self mixing)。反之 LO 阜也會。除了 LO 溢漏 外,二階非線性失真也會造成這問題。 二階非線性失真可以用圖(2.4)圖(2.5)來說明。在我們所要頻帶 外,假如有兩根很大的干擾時,不管經過低雜訊放大器或混頻器時, 會因其非線性的效果,而造成在頻帶內或附近的干擾,且亦會造成直 流準位的偏移。 ω1ω2 ω ω1ω2 ω ω

Interferers ChannelDesired

IM product

0 0

(22)

圖(2.4) LNA 二階非線性對接收機影響

ω1ω2 ω ω1ω2 ω ω

Interferers ChannelDesired

IM product 0 0 Free of even-order nonlincarirty 圖(2.5) 混頻器二階非線性對接收機影響 當本地訊號有誤差時,不管是在振幅或相位上,都會造成基頻訊號星 座圖的失真,使得位元錯誤率上昇,故在設計時必需考慮這個因素。 顫抖雜訊也是一個問題,其特性跟頻率成反比,故在直接降頻接收機 影響會較大。 在以上的考量下,基於現今走向系統單一系統晶片化,高整合度 的趨勢,且對於一些低功率的接收機系統來看,直接降頻接收機或許 是較佳的選擇。

(23)

2.2.2

被動混頻器的演進與其偏壓

V

LO,n

V

LO,p

V

LO,p

V

out 圖(2.6) 一般常見主動混頻器及其改善 從之前的文獻中指出,主動混頻器的顫抖雜訊中,開關級供獻的 顫抖雜訊正比於自流過直流電流,因此減少流過開關級的電流可以有 效地減少開關級供獻的顫抖雜訊,因此另有篇文獻指出可以使用出如 上圖(2.6)的方式,多使用一級電流源加在開關級的共源級處,使得開 關級的直流電流可以有效地減少,使用這種方式有不少的缺點,線性 度變差及熱雜訊會增加...等缺點。共源級的輸入阻抗變小,會使得高 頻訊號多流進其共源級的寄生電容。這種問題可以用另一種設計方式 改善,就是在開關級發生零重疊(zero crossing)的時候,再注入電流, 使得這時候的流進開關級的的電流變少,進而降低顫抖雜訊。 從上段的對顫抖雜訊的描述,可以知道減少開關級顫抖雜訊對整 體接收機的影嚮,正比於減少流過開關級流過的直流電流。與其減少

(24)

其流進開關級的電流,倒不如不給直流電流給開關級,使得開關級的 電晶體在開關打開時,操作在三極管區(triod-region),也就是被動混 器。相較於主動混頻器,其開關級電晶級在打開時是操作在飽和區, 被動混頻器所需的本地振盪訊號會比主動混頻器來得大。當本地振盪 源的訊號變大時,電晶體進入三極管區,使得輸入端小訊號電流流進 其進入三極管區 ON 的阻抗。不同於主動混頻器,開關級電晶體當作 成一電流緩衝器。為了減少後級電路對混頻器的影嚮,電流緩衝器是 必要的。混頻器後級的電流緩衝器,通常為一低輸入阻抗的,及高阻 出阻抗的基頻電路,在後面的章節,會提及這些電路。

被動混頻器操作模式:

VLO,n VLO,p IDC+IRF Vout X VLO,n VLO,p Base-Band IRF Circuit X (a) (b) 圖(2.7) (a)主動混頻器(b)被動混頻器 圖(2.7)為主動混頻器一般常見之架構,其輸出通常再接出去基頻 電路,由其架構可以發現其 x 點電壓會隨著本地震盪源之訊號影嚮。

(25)

而右圖為一般常見被動混頻器之架構,在其 x 點及前級 LNA 部份被 一電容隔離,使其前級 LNA 之電壓不會影嚮後級混頻器電路,故其 電壓被後級基頻電路的輸入端電路決定,在電晶體 ON 的時候,確定 其進入三極管區,其本地震盪源之訊號不會影嚮該點電壓。故在偏壓 的設計上會有三種不一樣的情形如圖(2.8):關閉重疊、零重疊、開啟 重疊。 VLO+ VLO -VG VB+Vt ON Overlap M1 ON M2 ON VLO+ VLO -VG VB+Vt M1 ON ONM2 OFF Overlap (a) (b) 圖(2.8) (a)開啓重疊電壓示意圖(b)關閉重疊電壓示意圖 重疊的意思是指在某一時間,LO 訊號在接近交錯的時間點上, 開關級電晶體會有同時動作的情形出現,也就是說,兩顆本來是處在 快速的一邊開啟一邊關閉的動作,在某一時間點上,兩顆會同時開啟 或同時關閉的情形發生。 那設計在哪個情況下就是要設計其直流偏壓點設定的情況,以 NMOS 來講,假設VB是開關電晶體源級電壓,其決定於後級電晶體輸

(26)

入阜電壓,VTH為電晶體的導通臨界電壓,VG為電晶體閘級電壓。只

要在設計VB+VTH <VG的情況下,其開關情形會如上左圖所示,在某一

時間點上,兩顆電晶體會有同時打開的情況下發生,這種情況稱為打

開重疊。反之只要VB+VTH >VG的情形下則會如右圖所示,在某一時間

點上會有兩顆電晶體同時關閉的情形,這種情況稱之為關閉重疊。 以下分成開啟重疊(ON overlap)和關閉重疊(OFF overlap)來討論。

(1) 開啟重疊(ON overlap): 見圖(2.9),電晶體 M1 和 M2 偏壓在開啟重疊的時候,其導通狀 態和 LO 輸入波形的關係如圖(2.9) (a)。將圖(2.9) (a)的兩個圖形重疊 後畫在一起,可以得到圖(2.9) (b)最上方的圖形。 M1 ON M2 ON Noiseless

switching with noiseSwitching

vout Noiseless vout Noise pulses = + +Vin -Vin +Vin -Vin 0 -2Vin 0 -2Vin Noise pulses Noiseless vout + = vout M1 ON M2 ON +Vin -Vin +Vin -Vin VG VB+Vt M1 ON VG VB+Vt M2 ON VG VB+Vt M1 ON VG VB+Vt M2 ON (a) (c) (b) (d)

(27)

圖(2.9) 一連串脈衝之雜訊所造成的切換時間擾動模型。在開啟重疊

(ON overlap),這個脈衝串具有 2fLO的週期,然而在關閉重疊(OFF

overlap),它的週期是 fLO 接下來使用和主動混頻器相同的分析方式:理想上來說,當 LO 為正,M1 導通且 M2 關閉;當 LO 為負,M1 關閉且 M2 導通。再來, 在閘極包含一個顫動雜訊源來分析。當 FET 開關被有限斜率的 LO 訊 號驅動,等效在閘極的顫動雜訊(flicker noise)會調變它們開啟/關閉的 瞬間,也就是會提前或延遲零交會點(zero-crossing)發生的時間。換句 話說,這會調變輸出的循環週期(duty cycle),而且經過任意的循環週 期,雜訊會出現在輸出。此雜訊源造成之切換瞬間的調變,可以由一 連串雜訊脈衝來作為雜訊的等效模型(參考圖(2.9)圖(2.9),此為直流 輸入的狀況)。這一串脈衝具有 2fLO的週期,而且脈衝的高度和vin

關。對一個弦波差動輸入vin = Ainsinωint,由脈衝列(impulse train)的頻 譜,得到之雙平衡式混頻器的輸出雜訊如下:

( )

in

(

2

)

no n in LO n LO A v v f f nf ST ∞ =−∞   = ± −

  (2.1) S 是切換時的斜率,T 是VLO

( )

t 的週期, vn2

( )

f 是一個 FET 的閘 極輸入參照(input-referred)雜訊之頻譜密度;在這個情況下,是顫動 雜訊的頻譜密度。對於具有單端振幅為ALO之弦波 LO 訊號,

(28)

(

)

2 2 2 LO G t B ST = π AV − −V V (2.2) 顫動雜訊(flicker noise)出現在頻率 fin,2fLO ± fin,…,然而 IF 訊號會出現在 finfLO 。廣義來說,顫動雜訊(flicker noise)出現在和 IF 訊號不同的頻率,不會侵害到想要的訊號。但是,當 fin =3flO / 2, 顫動雜訊會和 IF 訊號會相撞。此外,如果一個很大且不想要的訊號 出現在 fLO + fin或3fLOfin,它會堆積顫動雜訊(flicker noise)至 IF 訊 號的附近頻帶。而且混頻器的輸出雜訊正比於輸入訊號。若有很大且 不想要的訊號堆積顫動雜訊(flicker noise)到想要訊號的附近頻帶,那 麼訊號對雜訊比(SNR)會因為不想要的訊號之相對強度而變差。這對 於某些無線接收機造成很大的困擾,因為很大的閉塞訊號(blocking signal)可以存在2fLO附近。 (2) 關閉重疊(OFF overlap): 在此操作模式,會有一小段時間,混頻器的輸出和輸入呈現開 路。當一個 FET 開啟,輸出會跟隨此輸入。在關閉重疊(OFF overlap) 期間,負載電容會保持這個輸出。如圖(2.9)圖(2.9)所示,對於直流輸 入,只有在 FET 開關開啟的時候,FET 的雜訊才會調變輸出;開關 關閉的時候不會對輸出有影響,並且保持這個輸出。因此,輸出雜訊

脈衝和這一個 FET 有關且隨著頻率 fLO重複,而不是2fLO。對於弦波

(29)

( )

in

(

)

no n in LO n LO A v v f f nf ST ∞ =−∞   = ± −

  (2.3) 現在顫動雜訊(flicker noise)會往輸出端轉換至 finfLO,剛好也是 經過降頻後得到的訊號頻率。因此,在關閉重疊(OFF overlap)模式之 下,顫動雜訊(flicker noise)總是會使訊號對雜訊比(SNR)變差。在線 性電路中,我們習慣藉由傳送訊號之大小來對抗固定的雜訊,如此訊 號對雜訊比(SNR)會隨著提高訊號的大小而改善。然而在此混頻器, 輸出的顫動雜訊(flicker noise)會隨著訊號的增加而上升,這意味著輸 出的訊號對雜訊比(SNR)和輸入訊號無關。這個訊號對雜訊比(SNR) 可以表示為:

( )

1 2 LO out n ST SNR v π = (2.4) 當 LO 波形變得更像方波,ST乘積會上升,使得訊號對雜訊比 (SNR)獲得改善;也就是說,在一個接收機,其他元件將會限制最終 的訊號對雜訊比(SNR)。 經過上述的分析,可以有以下的結論:被動混頻器依照輸入和閘 極偏壓的不同,可以在兩種不同的模式下操作。在開啟重疊(ON overlap)模式下,顫動雜訊(flicker noise)出現的頻率會遠離訊號頻率。 然而,在混頻器的輸出端,若不想要的輸入訊號很大,在某些頻率會 堆積顫動雜訊(flicker noise)到想要的訊號。在關閉重疊(OFF overlap)

(30)

模式下,混頻器的輸出端,顫動雜訊(flicker noise)會和想要的訊號相 撞。當雜訊和訊號成正比,輸出的訊號對雜訊比(SNR)會由於顫動雜 訊(flicker noise)而變成常數,只能藉由更像方波的 LO 訊號來改善, 也就是需要更大的 LO power,增加訊號產生器的功率消耗。 IRF VRF Baseband Buffer IFp IFn VG+VLO,p VG+VLO,n Vd IFn IFp (a) (b) IFn IFp Rf Rf A 1+A2Rf Zin= IFn IFp BIAS BIAS Zin = 2/gm (c) (d) 圖(2.10) (a)被動混頻器接基頻電路示意圖 (b)共源級差動放大器 (c)利用 OP 設計 TIA (d) 共閘級放大器 在設計不同的偏壓下會有不同的重疊的情形,其對顫抖雜訊及熱 雜訊都會有不同的影嚮。而後級的基頻電路也會影嚮接收機的效能,

(31)

其示意圖可由如圖(2.10)(a)表示。如圖(2.10)(b)利用類似共源級差動放 大器當做基頻的電路。這種電路的阻入阻抗相當大,所以其基頻訊號 在輸入阜的地方電壓擺伏會比較大再由差動放大器放大電壓訊號,這 種模態稱電壓模態(Voltage mode)。而另一種方式,則是在基頻電路 輸入阜的地方設計成低阻抗,把基頻訊號引成電流的模態,再經由類 似轉阻放大器(Transimpedence Amplifier)的型式把訊號放大,則這種 模式稱為電流模態(Current mode),轉阻放大器一般有兩種常見的設 計如圖(2.10)(c) 利用 OP 搭配回授電阻設計的轉阻放大器 和(d)利用 共閘級的電路設計成放大器。

電流模態(Current mode )與電壓模態(Voltage mode)的差異在於線 性度的好壞。若使用電壓模態,其混頻器沒有增益,也就是說輸入的 射頻訊號和輸出的基頻訊號兩者的電壓擺伏差不多大小,在這種情況 下會容易產生多餘的諧波項,造成線性度不好的問題。而相對地,若 使用電流模態時,基頻電路的輸入阜幾乎沒有電壓擺伏,而沒有這種 問題,所以使用電流模態比較沒有多餘諧波的問題,其線性度較佳。 而圖(2.10)(c)(d)這兩種基頻電路同樣都是低輸入阻抗的特性,但在低 電流操作時,由 OP 設計出的 TIA 其輸入阻抗會更小,且其 OP 增益 夠大時,輸入阜會有虛接地的情況發生,故使用 OP 當作 TIA 整體的 表現會比較好一些。

(32)

2.2.3

被動混頻器的映像訊號問題

動混頻器天生上比較沒有基頻和射頻訊之間的隔離度,因此 在設計被動混頻器的接收機時,在 I Q 通道上的訊號會交互影 嚮,影嚮整體接收機的線性度(IIP2,IIP3)及不一樣訊號(high side) 與映像訊號(low side)的增益。 IRF VRF LOp,I LOn,I ZBB(s)/2 ZBB(s)/2 VBB IBB IRF VRF LOp,I LOn,I ZBB(s)/2 ZBB(s)/2 VBB IBB (a) (b) 圖(2.11) (a)一般電流模式被動混頻器(b)正交訊號被動混頻器 圖(2.11)為被動混頻器接上基頻電路的示意圖,兩顆 MOS 當作是 混頻器在其閘級給上相位差為 180 度的本地(LO)訊號源;F 訊號iRF( )t 則由 MOS 之源級進去。經由 LO 大訊號來使 MOS 做為一個開關的 效果,使其降頻至基頻訊號

( )

iRF( ) cost ωLO ,假設負載阻抗為一線性 非時變的系統且其差動看進去阻抗為ZBB

( )

s 則其基頻跨在負載上之偏 壓為

( )

( ) (

)

( )

2 cos * BB RF LO BB v t i t ω t Z t π   =  (2.5)

(33)

因其缺乏 RF 至 IF 之隔離度,基頻訊號也會隨著混頻器的開關 昇頻至頻率為ωLO及其更高次的奇次諧波項。我們只關心在ωLO附近的 訊號,更高次項則乎略。其在 RF 端的電壓可寫成下列形式:

( )

( )

2

(

)

(

( ) (

)

( )

)

4 cos cos * RF SW RF LO RF LO BB v t R i t ω t i t ω t Z t π = +  (2.6) 經由 LAPLACE 轉換後其在頻域形式為:

( )

( )

( )

(

)

( )

(

)

(

)

(

)

(

)

(

)

2 + 1 2 2 RF BB LO RF BB LO RF SW RF LO BB LO RF LO BB LO I s Z s j I s Z s j v s R I s I s j Z s j I s j Z s j ω ω π ω ω ω ω +     −   = + + − −   + + +    (2.7) 從上述的式子中,若把把 RF 頻率下的電流表示成相位的形式: exp( ) RF RF I jφ ,從以上形式可以把上式分成兩個頻率成分ωLOm,鏡像 訊號頻率ωLO−ωm,整理如下兩式

(

)

2

(

)

1 jRF RF LO m SW BB m RF V ω ω R Z jω I eφ π   + = +   (2.8)

(

)

2

(

)

1 jRF RF LO m BB m RF V ω ω Z jω I e φ π −   − =   (2.9) 在我們所要的訊號(ωLOm)成分來看,其輸入阻阬可以看成 MOS 進入三極管區的阻抗加串接基頻電路輸入阻抗。若 MOS 在三極 管區的輸入阻抗在很小的時候,RF 的訊號及其鏡像訊號的振幅是差 不多的。這是因為我們假設是小訊號的電流源其頻率為ωLOm搭配 無限大的輸出阻抗,其訊號源無任何頻率為ωLO−ωm的成份,故在開

(34)

關上並不會有任何的鏡像訊號跨壓在上面。其鏡像訊號會影嚮到整體 接收機的特性,故其越小越好。由上兩式來看,基頻電路的輸入阻抗 越小越可以減少鏡像訊號的問題。若在混頻器開關閘級接上正交訊 號,可以推出在鏡像頻率的部份會有 180 度的反相位。 IRF ejφ LOp,I LOn,I ZBB(s)/2 ZBB(s)/2 VBB IBB ZL(s) X C LOp,Q LOn,Q ZBB(s)/2 ZBB(s)/2 VBB IBB C VA VB

L

P

C

P

R

P (a) (b) 圖(2.12) (a)一般處理正交訊號接收機(b)LC tank 示意圖 利用被動混頻器操作在電流模式的正交相位的接收機示意圖如 圖(2.12)(a)所示,其電源可以表示成一個小訊號電流源並聯一阻抗, 其電容 C 主要是把小訊號的電流引進混頻器,其進一步的把第一級 LNA 的直流偏壓與後級隔開,而被動混頻器的偏壓則由後級基頻電 路決定。這樣的做法有幾個好處,第一級 LNA 的直流不會被後級所

(35)

影嚮,且有濾掉較低頻由 LNA 產生二階非線性項的效果。 由前面的論述,可知因為基頻的訊號也會受到混頻器的影嚮造成 鏡像訊號產生。推導可知其鏡像訊號的電流 jL L I e−φ 與我們的要訊號 H j H I e−φ 及基頻與射頻訊增益的關係如下所示:

( )

(

)

( )

2 * 2 1 1 L H BB m j j L H c LO m SW BB m Z I e I e Z R Z φ π ω φ ω ω ω π − = − − − + + (2.10) ( ) ( ) ( ) ( ) ( ) ( ) 2 , , * 2 * 2 2 2 1 ( ) 1 1 1 2 ( ) RF j BB I BB Q j L LO m S LO m SW RF L LO m C LO m SW BB m S LO m SW BB m BB m I I e Z Z R I e Z Z R Z Z R Z Z π φ ω ω ω ω π ω ω ω ω ω ω ω ω ω π π π − =   + − + = −  + + + + +   + +                (2.11) ( ) ( ) ( ) ( ) ( ) ( ) 2 , , 2 1 2 2 ( ) RF j BB I BB Q j L LO C LO SW RF L LO C LO SW C LO SW L m SW BB m I I e Z Z R I e Z Z R Z R Z R Z π φ ω ω π ω ω ω ω ω π − = − +     = −   + + − + − +          (2.12) 其中Zc為電容 C 的阻抗,RSW則為在混頻器裡 MOS 在 ON 的狀 態下的阻抗。由上面的式子可以發現。若我們要減少鏡像訊號,基頻 的輸入阻阬ZBB

( )

ωm 要很小,在後面章節會繼續探討基頻電路的設計 與考量。由推導,可以得到增益的公式。在這個情況下,由於 RF 頻 率與 LO 頻率接近,故在ZcZL的值上可以近似為一常數值,在頻 率ωLO−ωm至ωLOm。可以得到(8)式。若再進一步把ZBB

( )

ωm ≈0代入(8) 可得到下式子: , , 2

(

(

)

)

(

)

1 2 RF j j L LO RF BB I BB Q L LO C LO SW Z I e I I e Z Z R φ π

ω

π

ω

ω

− = = − + + (2.13)

(36)

由上式可以很清楚的發現,若要使增益最大時,2ZL

(

ωLO

)

+ZC

(

ωLO

)

之虛部必需為 0,且值要最大。這表示若ZL

( )

s 為一 LC 共振電路時如 圖,其虛部為 0 則其電感值之設定必需在 RF 頻率下與CL+2C共振, 且可以證明電容 C 的阻抗XC在最高增益時其值為 2R RP SW 且最高增 益為

( )

1 2 P2 SW R R π IRF ejφ LOp,I LOn,I ZBB(s)/2 IBB ZL(s) X C LOp,Q LOn,Q ZBB(s)/2 ZBB(s)/2 IBB C A B ZBB+Non-linear terms 圖(2.13) 非線性 I 通道造成 Q 通道的非線性項 假設基頻的負載在 I 和 Q 通中是一樣的,但在 I 通道中有二階和 三階的非線性項,且假設 RF 的訊號是線性的。RF 的訊號包含了兩 組頻率但大小相同的訊號,一組為ωLOm1另一組為ωLOm2。而基頻 的訊號都可以由式子(7)計算出來。這些產生非線性項的頻率三階為

(37)

2 1 2ωm −ωm 或 2ωm1−ωm2 ,而二階為ωm2−ωm1 。而我們先假設這些頻率 的 訊 號 在 基 頻 的 電 流 緩 衝 器 之 前 的 頻 率 為Vm 而 對 應 的 振 幅 為 exp m m V jϕ 。 在圖(2.13)中,因為被動混頻器的交相影嚮,這些在基頻電流緩衝 器的輸入端看到的基頻電壓會昇頻到 RF 端,再造成兩種不一樣的成 份一種為

( )

1 exp m m V jϕ π ,而另一種為

( )

Vmexp

(

jϕm

)

。這些訊號再經 由降頻後到基頻的頻率時,經過數學計算後可以得到:

( )

, 2 2 2 1 1 2 m j m BB I C SW BB m P V e I Z R Z R ϕ π ω π = − + + (2.14)

( )

2 2 , 2 2 2 2 [ ] 2 1 1 2 m C j SW m P BB Q C C SW BB m P Z R V e R I j Z Z R Z R ϕ π ω π + = −   + +       (2.15) 因為被動混頻器的隔離度不好的關係,在 I 通道造成的非線性的 基頻電壓Vmexp jϕm,會再轉換一次變基頻的電流。這個機制告訴我們 在兩個通道中的非線性項會互相的影嚮。上面的兩個式子很明顯地可 以觀察到,只要小一點的話ZC,在頻率為ωm的電流就會增加。

三階的非線性項在相同的基頻負載

實際上,在 I 通道和 Q 通道都是一樣的情況下,其三階項也是會

(38)

一 樣 的 , 和 往 常 一 樣 的 方 式 在 RF 端 注 入 了 兩 組 訊 號 分 別 為 :

(

1

)

cos RF LO m I ω +ω tIRFcos

(

ωLOm2

)

t 。直覺地就可以知道在頻率為 1 2 2 m m m ω = ω −ω 或ωm= 2ωm2−ωm1,從基頻三階非線性項互相影響所造成 的振幅大小是一樣的。如果基頻頻率為ωm而其表示式可以表示為 exp m m V jϕ 。在基頻的結果可以表示成如下式:

( )

2 , , 2 2 2 1 1 2 j j m BB I BB Q C SW BB m p V e I I e Z R Z R ϕ π π ω π − = = − + + (2.16) 即使整體的 IM3 項在兩個 I,Q 通道是不太一樣的,但如果假設混頻的 隔離度是完美的話,那這兩個通道的 IM3 會是一樣的。被動混頻器 不像一般的主動吉伯特(Gilbert)混頻器,故通常的 IM3 項會因為不一 樣的高邊增益(high-side)或低邊增益 (low-side)而不一樣。

二階的非線性項

在因為二階的非線性項主要都是因為元件的不對稱所造成的,因 此在 I Q 通道的 IM2 也會不一樣。而二階非線性也不像三階非線性項 一樣是成正交的型式,是呈現 1800或者是-1800的型式而這主要取決 於二階非線性的極性。假設這個接收機是設計在有最大增益時的話, 而這時的基頻小訊號電流就可以表示成下式:

(39)

( )

2 , 2 2 1 2 m j SW BB I mI mQ C C SW BB m p e R I V V Z Z R Z R ϕ π ω π   = −  −    + + (2.17)

( )

2 , 2 2 1 1 2 m j SW BB Q mQ mI C C SW BB m p e R I V V Z Z R Z R ϕ π ω π   = −  −    + + (2.18) 這些基頻的電流流經電流緩衝器時,會貢獻的 IIP2。這些二階非 線性項不像三階非線性一樣,在 I 和 Q 通道中,即使是相同的電流緩 衝器貢獻的一樣的二階非線項,整體接收機所造成的二階非線性項也 會不一樣。很有趣地,即使二階非線性項的元件極性變了的時候例如 (VmI → −VmI)或(VmQ → −VmQ)時,IIP2 的值也會隨著變化。

基頻電流緩衝器雜訊的最佳化

雜訊分析也可以像在分析線性度一樣,因此對於一個電流緩衝器 的操作,在一個最佳化的操作的時候,雜訊在輸出到電流緩衝器的輸 出端後會有較小的雜訊增益。因此在一個最佳化的設計時,也就是有 最高增益時,同時也會有最好的雜訊表現。

(40)

2.2.4

基頻電路設計與選擇

P-Substrate

Deep N-Well Deep N-Well

P-Well P-Well

N-Well N-Well N-Well N-Well N-Well

S G D Cout. C E B E C Cout. S G D Cout. Cout.

N+ N+ N+ P+ N+ N+ N+ N+ N+ N+ P+ P+ P+ PMOS V-NPN NMOS 圖(2.14) 0.18μm MOS BJT 製程剖面圖 由台積電所提供的 0.18 製程中,利用了 Deep N-well 的技術,使 得電晶體(NMOS)的 P 型基板與晶片中的的 P 型基板可以隔開,如上 圖所示。因此 NMOS 中的 BODY 不一定要接地,可以給不同的偏壓, 藉以調整電晶體的臨界電壓,適當地調整功率消耗。Deep N-well 也 有其它的好處,如增加了電晶體(NMOS)的基板跟整個晶片基本的隔 離度。當射頻電路與基頻電路整合在一起的時候,射頻的電路之雜訊 也會因為有 Deep N-well 的關係,使得基頻電路的雜訊不會耦合到射 頻電路去。 也因為有這層的關係,可以做出效能較好的寄生雙極接面電晶體 (BJT)。利用 MOS 中的源級及汲級的 n+極來當作 BTJ 的射極,P well

diffusion、P+接面來作 BJT 的基極,Deep N-well、N-well diffusion、

N+接面來做 BJT 的集極。這種 BJT 不只提供了較低的集極阻抗也提

(41)

Vin,n Vout VDD Vin,p VB1 M1 M2 M3 M4 Vin,n Vout,p VDD Vin,p VB1 Vout,n (a) (b) Vin,p Vin,n Vb1 Vout Vb2 Vb3 VDD Vin,p Vin,n Vb1 VDD Vout Vb2 Vb3 Vb4 VDD (c) (d) 圖(2.15) 常見 OP(a)一級簡單運算放大器(b)二級運算放大器(c)疊接 運算放大器(d)折疊運算放大器 上圖是電子學課本中常見的四種運算放大器的架構,每種有架構 都有其優缺點。在架構上,增益、頻寬、雜訊、線性度,直流功率消 耗都需相對地取捨,從前章節可以很清楚地知道,選擇適當地第一級 電流衝緩器是必要的。 圖(2.15) (a)第一種架構電流源為負載之差動放大器,其輸出阻抗 就是電晶體的輸出阻抗決定,通道長度的大小可以決定,但相對地,

(42)

在線性度,雜訊,增益和速度當中,必然會有取捨。但在這種架構的 最好的優點就是不會振盪。 圖(2.15) (b)就是兩級(Two-Stage)放大器,相較於一級放大器的問 題,在穩定度上必需小心地去設計,其複雜度較高,且電流也較一級 放大器來的大些。但好處在於,有較大的增益,和輸出擺幅,拿來當 做 TIA 的 OP 是比較適合地,在附錄二當中會說明為何兩級放大器會 比一級放大器來的適合。 圖(2.15) (c)則是伸縮組態(Telescopic)的放大器,是差動放大器的 進階版,利用在負載和 Gm 級中加了共閘級放大器的電晶體,在增加 輸出阻抗的同時,又可以在 Gm 級可以避免米勒效應(Miller Effect) 所造成的第二極點的問題,但相對地其輸出擺幅受到了限制,也是屬 於一級放大器,也沒有振盪的問題。 圖(2.15) (c)則是摺疊疊接組態,為了增加伸縮組態(Telescopic)的 輸出擺幅的問題,算是其改進版本。雖然增加了擺幅,但必需多一條 路徑的電流,整體的功率損耗增加了,對於低消耗功率的一級放大器 來說似乎不是那麼適合,但同樣地也沒有振盪的問題。 選擇適當地放大器當作 TIA,可以使得基頻電路輸入阻抗最低, 可以讓整體的線性度會更好更佳,且其增益也會跟著變大。不同組態 的放大器比較如下表。

(43)

Item Gain Output

Swing Speed Power Noise

Telescopic Medium Medium Highest Low Low

Folded-Cascode Midium Medium High Medium Medium

Two-Stage High Highest Low Medium Low

Gain-Boosted High Medium Medium High Medium

表2.1 放大器模態表現比較表

不同的可調增益放大器的比較

in V M1 M2 a I VDD 3 M M4 b I out V ( )a in V VDD 1 C V 2 C V 1 C M 2 C M out V + out V ( )b / 2 R R/ 2 o I in V Q5 Q6 2 Q Q1 Q3 Q4 CTRL V L R RL VDD ( )c in V VDD ( )d o I CTRL V 1 M M2 3 M M4 L R L R out V 圖(2.16) 四種常見的可調式增益放大器型態 設計可調式增益放大器有許多挑戰,包含增益控制的準確性、穩 定度、線性度考量。而此處針對可調式增益放大器的linear-in-dB增益

(44)

控制機制來討論,大部分的CMOS VGA都是利用一個偽指數函數(式 (2.1))來完成linear-in-dB增益控制特性。 (1 ) (1 ) x x e x + ≈ − (2.19) 圖(2.15)中的可調式增益放大器的增益為 1,2 3.4 m M v m M g A g − − ≈ ,因此,透過

控制Ia與Ib的電流大小來達到不同的增益,但是其缺點在於改變Ib的電

流大小也就是改變負載的大小,進而會影響到頻寬,並且此架構可提 供的增益控制範圍大多不超過15dB,想要有較大的增益範圍就必須 串聯多級。圖(2.15) (b)中是藉由簡單的R-r電阻衰減來達成偽指數函 數,R為使用的負載電阻,而r為操作在三極管區的MOSFET,R-r電 阻 衰 減 可 表 示 為 1 / (1+ R gds) , 因 此 可 進 而 將 此 函 數 近 似 為 exp( 2− R gds),而當電晶體操作在三極管區時,gds正比於Vgs,故能對 增益作指數的控制,而此方法也是改變負載,會影響操作頻寬。 圖(2.15)(c)是採用訊號加成的方法,可以帶來低雜訊和低失真的 好處,且此可調式增益放大器可操作至高頻,因為增益控制級為共基 極電晶體,但是因為電晶體對於溫度敏感度高,會有一段約20dB的 增益控制範圍無法使用,即使另外加上一個對溫度敏感度低的控制電 流源,效果不彰。若是改用MOSFET取代BJT,需要一個將平方定律 轉換為指數定律的電路機制,但是整體的特性都會比BJT差。

(45)

圖(2.15) (d)是採用電阻作為負載的差動式cascode stage,藉由控

制輸入端電晶體M1、M2的操作區域,從飽和區到三極管區來達到不

同增益,此方法可以提供較大的增益控制範圍及幾百MHz的頻寬,可 以在調變增益時不犧牲頻寬,但是採用電阻作為負載較無法低壓操 作。

(46)

2.3

電路實作一 5.8GHz 利用變壓器設計接收機

2.3.1

研究動機

在現今的通訊商品中,越來越講究功率損耗,在相同的通話或網 路品質上,越低的功率消耗,可以減少充電及換電池的麻煩。當然減 少功率損耗並不是什麼大問題,可是實際在電路的架構裡功率與增 益、線性度、雜訊都習習相關,如何有效地利用較小地電流,達到相 同或更好的表現,這是比較具有挑戰性地。

2.3.2

電路設計

接收機雜訊分析:

VDD T1 T2 RFin Vn,opamp Vout-Vout+ Zf Rf Cf Lo+ Lo+ Lo-Zgm Zin Zgm’ 圖(2.17) 接收機熱雜訊分析整體示意圖 概念上的接收機圖示如上圖所示,RF 小訊號經過一低雜訊放大

(47)

器後,輸出轉成電流模式,經一被動混頻器,頻率轉換後降至基頻, 而後接利用 RC 並連把 OP 接成一階濾波器,把電流轉換成電壓輸出。 其增益可表示成如下所示:

( )

( )

2 1 2 f out out m in in out f f R V f g V f π j π f R C   ≈  +   (2.20) 其中 finfout代表輸入與輸出的頻率,則gm是輸入級全部的轉阻值, 而 2 π 值則代表經過一週期性時變的轉換函數一次諧波的振幅。 大部份的雜訊源主要是由第一級效大器,TIA,迴受電阻,以及 開關級的電晶體。顫抖雜訊跟流經開關級內的電流成正比,被動混頻 器沒有電流,因此可以忽略。而主要的雜訊源可以表示如下: ,

(

)

(

)

( )

2 2 2 0 , 4

n out out in gm ds f out

V f f = kT gγ β Z ff (2.21)

(

)

( )

( )

, 2 2 2 , 4 , n out ON

out in swtich f out

ON ON gm in kT R V f f Z f f R R Z f β = +  (2.22)

(

)

( )

( )

, 2 2 2 2 , 1 n out f out opamp out in opamp gm in Z f V f f V Z f = + (2.23) ,

(

)

2 2 4 , 1 2 n out f f out in R out f f kTR f V f f j πf R C = +  (2.24) 其中γ 與製程有關係,是β2常數代表開關級動做時的雜訊折疊效

映(noise folding effects),且其值大約等於

2 8 π ,在開關級為完全方波 形式動做時。RON代表的是開關級的平均阻抗,Zgm

( )

fin 則是從開關級 往回第一級 LNA 看回去的阻抗如圖所示。被動混頻器因其沒有電流

(48)

流過,且在偏壓在使得其很小的情況下,其開關級貢獻的雜訊可以忽 略掉。 把所有雜訊源疊加起來後,其全部輸出看到的雜訊就會如下所示:

(

)

(

)

( )

( )

( )

, 2 2 2 0 2 2 , 2 , 4 2 4 1 1 2 n out f out in R ds f out f out f n amp gm in out f f V f f kT g Z f f Z f kTR f V Z f j f R C γ β π = + + + +   (2.25) 把上式除上整體的電壓增益後,其輸入參考的電壓雜訊如下所示:

(

)

(

)

( )

( )

( )

( )

( )

( )

, 2 2 2 0 2 2 2 2 2 , 2 2 2 2 2 2 2 4 , 2 2 1 4 2 2 1 2 n in f ds f out out in R m f out f out n amp gm in f

m f out m f out out f f

kT g Z f f V f f g Z f Z f V Z f kTR f g Z f g Z f j f R C γ β π π π π =       + + +     +           (2.26) 在一般設計情況下ZfZgm,且定義 0 m ds g g α = ,則上述的式子可以減 化成下式:

(

)

( )

, 2 2 2 2 , 2 2 4 , 2 n in out in m n amp m gm in f kT V f f f g V kT f g Z f R γ βπ α π   =       + +       (2.27) 從上式可以發現,輸入參考電壓雜訊會Zgm

( )

fin 隨者增加,假如Zgm

( )

finCpar主宰的話,那其形式可以如下所示:

( )

1 4 gm in in par Z f f C = (2.28) 那式則可以用下式表示而成:

(49)

(

)

, 2 2 2 2 , 2 4 , 2 4 n in out in m in par n amp m m f kT V f f f g f C kT V f g g R γ βπ α π π   =       +  +        (2.29) 由上式可以發現,其輸入參考電壓雜訊會隨著 RF 輸入的頻率增加而 改變Zgm

( )

fin 。則一些寬頻的設計上,盡量地減少是非常重要的;然而 在窄頻的設計中,可以利用電感,在 RF 頻率下,Cpar把共振掉。

低雜訊放大器之設計

VGGn : 1 T1 Vgen Zgen -ifb is id VDD RL Q1 n : 1 Vgen Zgen -ifb is id rg RL gmVgs Vgs rsec rpri ig Zin,Iin Zgs (a) (b) 圖(2.18) (a)利用變壓器匹配圖(b)小訊號示意圖 使用一般的負迴授的低雜訊放大器,跟一般放大器比較起來,其 使用頻寬較為寬、其穩定度也較相對上穩定,對於一些製程上及直流 電壓(Vdd)的變異上較抵抗力,及線性度也較好..等優點。當然其中也 有不少限制,如犠牲其增益、雜訊也較高...等。 上述為使用電阻式之負載的特性,使用電抗式負迴授之型式,整 體電路及小訊號等效電路如上圖所示。其閉迴授轉導(Gcl)經由計算如 下:

(50)

1 1 Z 1 d cl gen in gen i A A G v Z Aβ A  = = +  +      (2.30) 其中 A 是表示為拆掉迴授電路後之電流增益, s 1 m gs g i A g Z i = = + 。其開 迴路增益可以表示成 d 1

(

1

)

ol gen in gen i G A v Z Z   = =• − +   (2.31) 其中Zin可表示成輸入電壓源源阻抗(通常為 50 歐姆),則Zgen表示 成輸入阻抗如圖(2.17)所示。在上述的公式是假設在電感感值大的情 況下,且磁通量的損耗及忽略了其變壓器的寄生電容。負迴授因子β 則是變壓器的等效圈數比倒數(也就是 k/n,其中 k 表示為磁通耦合常 數,n 為物理上的圈數比)。從公式看來,只有開迴路增益夠大的話(也 就是增加公式裡的A),其閉路裡的增益就接近迴授因子β的倒數。從 這裡可以看得出來這級電路的增益跟直流電源的功耗及電晶體的大 小比較沒有關係了。這是使用電感式迴授的好處之一。 輸入阻抗的部份的話,可以由小訊號電路計算出來如下:

(

) (

)

(

2 sec

)

(

)

1 1 1 1 1 g in pri m m r A A Z r r A β g A A g β β β β  −  ≈ • + + ≈ + • + + • (2.32) 由上式的近似可以看出輸入阻抗主要是跟迴授因子β 及電晶體gm之 的轉導有直接關係。當然在設計時要注意的是,增加其增益gm,為了 輸入阻抗的匹配,勢比得增加回授因子β,會使得整體體功耗增加及 較不好的頻寬因為放大了電晶的大小。這些公式在推導時做了一些假

(51)

設,就是在我們所要的頻段遠於負載造成的極點(也就是 1 L gd R C ω= ), 當負載阻抗太大時,或電晶體之寄生電容Cgd大到不可忽略的時候, 所造成的迴授會影嚮到輸入阻抗。這時候的阻抗的公式就不可以近似 一樣。 由小訊號等效電路圖,可以推出雜訊指數如下所示:

(

)

(

)

(

)

2 2 2 2 2 2 1 1 1 1 1 4 1 1 m ds gm gen gm A g i F Z A kt Z β Z β β   Θ +  Θ      ≈ + +  ⋅ ⋅ ⋅ + ⋅ −   ⋅ + ⋅ +     (2.33) 其中 2 sec g pri r r β r Θ = + + ⋅ 。變壓器的阻抗貢獻的雜訊指和源阻抗貢獻的來 比較來看,其變壓器的阻抗所貢獻的會受到迴受因子β所影響。當接 到一個 50 歐姆的源阻抗時,增加迴受因子的值可以有效地減少電晶 體通道雜訊的影響。由上式也可發現,增加電晶體的大小來增加增益 對雜訊指數也有強烈影響。且相較於電阻式負迴受來看,電抗式的負 迴受在增加增益的同時較不會影響到頻 寛。

(52)

RFin VGG Iout Is 圖(2.19) 覆蓋型變壓器示意圖 上圖畫出其輸入端變壓器之大概之剖面圖,圖形上以四方形來表 示,實際佈局是以八角形為主。變壓器主要是用層與層的金屬線,進 行磁耦合,這樣子的耦合方式其耦合量較大,且第二層金屬線對第一 層金屬線有屏蔽之效果,其對製程上基板上的損耗不會太大。其變壓 器接電晶閘級端其長度較長,因此用.18 製程上的金屬 6,其阻值較 小;接電晶體源級端則以金屬 5 來實現。實際圖形如圖(2.19)所示:

(53)

圖(2.20) (a)覆蓋型變壓器實作圖(b)對稱型變壓器 上圖是這次電路實作中所使用的兩種變壓器,也是較為常見 的變壓器。第一種是覆蓋型變壓器,其特點在於藕合高,且其可 以使用較少的面積去實現。其缺點有二,第一在於其兩層金屬所 造成的電容,會使其自振頻不高,不適合操作在高頻。其二這種 變壓器相當的不對稱,假如要使用這種變壓器當做單端輸入轉差 動輸出的變壓器時,就比較不適合了。而對稱型變壓器其優點在 於其相當對稱,兩邊的感值可以拉的相當接近,自振頻也比第一 種高。但相較於覆蓋型變壓器來說的話,其面積會比較大,藕合 度也沒有覆蓋型來得佳。兩種變壓器都其各自的優缺點,故可以 依其電路所需選擇適當的變壓器。 VDD VDD Mixer Core M1 M2 M3 M4 T1 L1 T2 C1 R1 M5 Vtune VDD 圖(2.21) 低雜訊放大器架構圖 整體的低雜訊放大器架構圖如上所示,主要是用兩級 LNA 使其

數據

圖 A.2  5.8 GHz  接收機架構圖  (a)LNA  (b)Poly-phase filter    (c)Mixer +TIA  (d)VGA
圖 A.15 晶片圖(1.25 X 1)

參考文獻

相關文件

油壓開關之動作原理是(A)油壓 油壓與低壓之和 油壓與低 壓之差 高壓與低壓之差 低於設定值時,

首先,在前言對於為什麼要進行此項研究,動機為何?製程的選擇是基於

傳統的 RF front-end 常定義在高頻無線通訊的接收端電路,例如類比 式 AM/FM 通訊、微波通訊等。射頻(Radio frequency,

近年來,隨著無線射頻辨識技術(Radio Frequency Identification, RFID)的純熟及成 本逐漸的降低,使得全球的市場紛紛鎖定使用 RFID

HDL) 如 VHDL 和 Verilog,透過如軟體設計般的語言方式進行描述來提升設計 上的抽象化階層並且降低設計時的複雜度,此設計階層被稱之為暫存器傳輸階層

電容濾波器可以扼止輸出負載兩端的電壓產生的波動,使輸出電壓的 漣波因素較小,但電容器對電源中的低頻雜訊無法有效抑制,這時就

[22] Guillermo Gonzalez, Microwave Transistor Amplifier Analysis and Design: Chapter 4, Noise, Broadband, And High-Power Design Methods, New Jersey, Prentice Hall Inc,

Chen, “Adjustable gamma correction circuit for TFT LCD”, IEEE International Symposium on Circuits and Systems, vol.1, pp. [28] Seogheon Ham; Yonghee Lee; Wunki Jung; Seunghyun