W=20X12 1.5 kΩ
430fF
2.4.3
晶片量測結果Noise Figure (dB)
Measurement Gain Post_Sim Gain
IF=100 kHz
Conversion Gain (dB)
RF Frequency (GHz)
3
Conversion Gain (dB)
LO power (dBm)
IF=100 kHz
圖(2.46) 轉換增益 對 LO 功率
-70 -60 -50 -40 -30 25
30 35 40 45 50
VTIF=1.8 V VTIF=0.9V VTIF=0.84 V
Conversion Gain (dB)
RF Power (dBm)
圖(2.47) 轉換增益 對 RF 輸入功率
-75 -70 -65 -60 -55 -50 -45 -40 -35 -30 -40
-30 -20 -10 0
IF Power (dBm)
RF Power (dBm)
VTIF=1.8 V VTIF=0.9 V VTIF=0.83 V
圖(2.48) 輸出功率 對 輸入功率
0.7 0.8 0.9 1.0 1.1 1.2 1.3 1.4
Conversion Gain (dB)
Vctrl (V)
IF Power (dBm)
RF Power (dBm)
OIP3=8 dBm
IP1dB=-48 dB
f1=100 kHz f2=120 kHz
圖(2.50) 線性度表現
100k2 1M 10M 100M 3
4 5 6 7 8 9 10 11 12
Noise Figure (dB)
IF Frequency (Hz)
VLO=1.3V VLO=1.5V VLO=1.7V LO=2.4 GHz
圖(2.51) 雜訊指數對 IF 頻率
1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.2
10 20 30 40 50 60 70 80 90 100 110 120
LO-to-RF Isolation LO-to-IF Isolation LO power= 11.11 dBm
LO-to-RF/IF Isolation (dB)
LO Frequency (GHz) 圖(2.52) 隔離度對 LO 頻率
1 2 3 4 5 -25
-20 -15 -10 -5 0
Measurement Post_Sim
Input Return Loss (dB)
RF Frequency (GHz) 圖(2.53) 輪入返回損耗
圖(2.54) 基頻 IQ 訊號輸出圖
圖(2.55) 晶片圖(1.43 X 1.25)
2.4.4
結果與討論從實驗結果來看，在 RF 頻率比較低的時候，LO 功率其實沒有在 5.8GHz 來得大，這是因為頻率比較低的時候，混頻器的寄生電容所 形成的阻抗比 5.8GHz 的來得大，因此比較小的 LO 的功率就可以驅 動混頻器。也因為是一級的低雜訊放大器的關係，沒有如上節般的兩 級，故也沒有兩個 tank 的頻率會分開造成寬頻的問題。而在線性度 方面，在比較低增益的狀態，其比較可以接受。
而線性度的問題有兩個原因，其一是 TIA 的輸入阻抗並非如想像 中的那麼小，輸入阻抗跟 OP 的無迴授的 A 電路的增益有關係。若使 用了一級放大器，其增益雖然很大，但其有很大部份是因為電晶體的
輸出阻抗很大的關係，但當迴授電阻加進去時，無迴授 A 電路看到 的阻出阻抗相對地被迴授電阻限制住了。因此實際上的增益並沒有無 限大，使得輸入阻抗依然不小。使得訊號在 TIA 的輸入阜的部份，
其基頻小訊號電壓擺幅過大造成額外的失真，這是第一個原因。而第 二個原因則是在後級部份的級性度會越來越要求。使用 BJT 當輸入 阜對線性度也是有影響的。
輸入返迴損耗則是和模擬的表現一樣，在 2.4GHz 會有一最低點。
顫抖雜訊的部份在一般的情況下是看不到的 CORNER 的。而當混頻 器之閘級偏壓給到其打開重疊的區間(on overlap)，就如同前節所描述 一般，其顫抖雜訊是明顯的。在實驗中也同時驗證出混瀕器閘級偏壓 對顫抖雜訊也是有影響的。整體的熱雜雜訊指數大約是在 3.5~4dB 左 右，大概比模擬大了 1dB 左右，我覺得這是一個可以接受的範圍，
也應證了，一級 LNA 對於後級的雜訊也有壓制的效果出現。
而在隔離度的表現上，LO-RF 的隔離度其跟直降頻接收機有大的 影嚮，因此好的隔離度也是相當重要的。跟 5.8GHz 比較起來也比較 好，在頻率度低時，基板的耦合效果也沒有高頻時來得嚴重。所以整 體的隔離大約是在 70~80dB，是個可接受的範圍。
Item Pre Simulation Measurement Supply Voltage (V) 1.8
Conversion Gain (dB) 53 49 RF Bandwidth (GHz) 2.3-2.5 2.1-2.45
IF Bandwidth (MHz) 25 25
NF (dB) 3 3.7
IP1dB (dBm) -48 -50 IP2dB (dBm)@Highest
Gain -- -28
IP3dB (dBm)@Highest
Gain -40 -38
LO-to-RF Isolation(dB) -- 80 Current Consumption (mA) 4.5 4.7
Power Consumption (mW) 8.1 7.05 Chip Size (mm×mm) 1.3 x 1.25
表2.3 2.4GHz 利用變壓器設計接收機表現整理
2.5
電路實作 利用差動放大器設計之接收機2.5.1 前言
一般差動輸入差動輸出放大器，與單端輸入單端輸出的放大器來 說有許多好處，例如:在二階非線性的部份會比較好，也會有共模抵 制的效果。但缺點是，要達到如單端輸入單端輸出的放大器的增益來 說需要兩倍的功率損耗，且大部份的天線是單端輸出，訊號必需經過 一 balun 才能進入放大器...。對於混頻器來說，單端輸入與差動輸入 的比較上，對於相位的不匹配來說，差動輸入的表現會來的好一些，
因此在這裡設計一利用差動式低雜訊放大器來驅動被動混頻器來設 計一接收機。
2.5.2 電路設計
低雜訊放大器之設計
其架構如下所示
LNA_outp
電路仍需在閘級拉額外的電感做匹配電路，然而這個高通電路在匹配 時會造成更負的虛部，使得匹配的感值更大，使得雜訊指數更差。
而在電路的 X 與 Y 點，對差動訊號來說，這個點會是一個虛接地。
但對於共模訊號來說就不是了。通常會在這邊加一個高阻抗電流源，
拉大輸出差動與共模訊號比。而一般電路在利用電晶體來當做一電流 源。但在高頻率時，電晶體的輸出阻抗時反而是低阻抗，會拉低差動 與共模比。為了解決這個問題，電流源的問題，可以利用電感電容並 聯，一方面不影響直流偏壓，一方面在某一頻率下差動與共模訊號比 會拉高，有選頻的效果。
利用共閘級的電晶體，雖然可以有增加隔離度，增加輸出阻抗的 效果。但同時，這個輸出的地方會有一個輸出阻抗與寄生電容造成頻 率很低的極點，拉低了增益。且在這個地方需要額外的放大器來穩定 整體的直流偏壓，故需另一共模迴授(Common mode feedback)差動放 大器，M9~M13 所組成的。取其輸出的共模電壓利用這共模迴授的差 動大器來逼近電路外所給的電壓，而迴授的回去 LNA 的電壓則由 M13 的汲級迴授到 PMOS M7，M8 的閘級 LNA_BIAS4。而在輸出的極點可以 利用電感共振掉寄生電容所造成的極點，其增益對頻率做圖出來還有 帶通濾波器的效果。而電感的中點可以拿來取出共模電壓。
電路架構圖
W=20X12 1.5 kΩ
430fF
2.5.3
晶片量測結果4.0 4.5 5.0 5.5 6.0 6.5 7.0
20 25 30 35 40 45 50
Noise Figure (dB)
Measurement Gain Pre-Sim Gain IF=200 kHz
Conversion Gain (dB)
RF Frequency (GHz)
0 5 10 15 20 25 30
Measurement NF
圖(2.58) 轉換增益 對 RF 頻率
-10 -8 -6 -4 -2 0 2 4 6 8 10 12 14 16 18 20
25 30 35 40 45 50
Measurement @RF=4.6GHz Pre_Sim @RF=6GHz
Conversion Gain (dB)
LO power (dBm)
IF=100 kHz
圖(2.59) 轉換增益 對 LO 功率
-70 -60 -50 -40 -30 -20 15
20 25 30 35 40 45
Vctrl=2 V Vctrl=0.9V Vctrl=0.83 V
Conversion Gain (dB)
RF Power (dBm)
圖(2.60) 轉換增益 對 RF 輸入功率
-75 -70 -65 -60 -55 -50 -45 -40 -35 -30 -25 -20 -15 -60
-50 -40 -30 -20 -10 0 10
IF Power (dBm)
RF Power (dBm)
Vctrl=1.5 V Vctrl=0.9 V Vctrl=0.83 V
圖(2.61) 輸出功率 對 輸入功率
-70 -60 -50 -40 -30 -20 -10 0
IF Power (dBm)
RF Power (dBm)
OIP3=14 dBm
IF Power (dBm)
Gain (dB)
f1=100 kHz f2=80 kHz
圖(2.63) 線性對表現 對 增益
圖(2.64) 轉換增益 對 IF 頻率
100k 1M 10M
10 15 20 25
Noise Figure (dB)
IF Frequency (Hz)
Gain=11 dB @VTIF=2V Gain=5 dB @VTIF=0.9V Gain=1 dB @VTIF=0.95V LO=4.6 GHz
LO Power=12.8 dBm
圖(2.65) 雜訊指數 對 IF 頻率
0.1 1 10 100
-20 -15 -10 -5 0 5 10 15 20
Measurement @ VTIF= 2V Measurement @ VTIF= 0.95V Measurement @ VTIF= 0.9V Pre-Sim VTIF=2V
with 50Ω Load
Conversion Gain (dB)
IF Frequency (MHz)
3.6 3.8 4.0 4.2 4.4 4.6 4.8 5.0 5.2 5.4 30
40 50 60 70 80 90 100 110 120
LO-to-RF Isolation LO-to-IF Isolation LO power= 12.89 dBm
LO-to-RF/IF Isolation (dB)
LO Frequency (GHz) 圖(2.66) 隔離度 對 LO 頻率
圖(2.67) 晶片圖(1.48 X 1.58)
2.5.4
結果與討論從實驗結果來看，有許多明顯的缺失。很明顯地就是其 RF 頻率 往低頻飄走了，頻率最主要是由 LNA 接到共模迴授的放大器的電感 與 LNA 輸出點的寄生電容，和 LNA 接進去 MIXER 中間的電容所共 同決定的，但由於這電路需要的電感和變壓器太多了，有 6 個，造成 LNA 到 MIXER 的走線過長，走線的感值太大，影嚮到整體的頻率，
和本身電感的 Q 值，進而影響到電路的增益。
量測上來看線性度似乎好一些，判斷可能是在增益掉了之後，二 階和三階非線性項似乎也掉了不少。但相較於前一節的路來看，利用 差動放大器的 LNA 二階非線性的效果確實有比較好。。而雜訊指數 也和增益有很大的關係，前級的 LNA 增益掉了，而相對地增加了雜 訊指數。
雖然利用了差動對稱電感和變壓器，減少了一半的電感使用量，
但仍然還是太多了，整體電路佈局和設計應再多考量，為了匹配和增 加電流源的輸出阻抗，電流重覆利用...等好處。但卻犠牲了面積，面 積過大對成本是個很大的缺失。且因為希望整體電流小於 5mA 以 內，故使用跟單級放大器的電流一樣，但為了要有更大的增益，重覆 利用了電流放大訊號，但也 犠牲掉了整體的輸出擺幅。故這架構實際 上還有許多需改進的地方。
Item Pre Simulation Measurement Supply Voltage (V) 1.8
Conversion Gain (dB) 47 42 RF Bandwidth (GHz) 5.8-6.1 4.6-4.7
IF Bandwidth (MHz) 25 25
NF (dB) 7 12
IP1dB (dBm) -50 -40 IP2dB (dBm)@Highest
Gain -- -8
IP3dB (dBm)@Highest
Gain -36 -27
LO-to-RF Isolation(dB) -- 80 Current Consumption (mA) 4.6 5
Power Consumption (mW) 8.28 9 Chip Size (mm×mm) 1.5 x 1.58
表2.4 利用差動放大器設計之接收機表現整理