被動混頻器的演進與其偏壓

VLO,n

VLO,p VLO,p

Vout

圖(2.6) 一般常見主動混頻器及其改善

從之前的文獻中指出，主動混頻器的顫抖雜訊中，開關級供獻的 顫抖雜訊正比於自流過直流電流，因此減少流過開關級的電流可以有 效地減少開關級供獻的顫抖雜訊，因此另有篇文獻指出可以使用出如 上圖(2.6)的方式，多使用一級電流源加在開關級的共源級處，使得開 關級的直流電流可以有效地減少，使用這種方式有不少的缺點，線性 度變差及熱雜訊會增加...等缺點。共源級的輸入阻抗變小，會使得高 頻訊號多流進其共源級的寄生電容。這種問題可以用另一種設計方式 改善，就是在開關級發生零重疊(zero crossing)的時候，再注入電流，

使得這時候的流進開關級的的電流變少，進而降低顫抖雜訊。

從上段的對顫抖雜訊的描述，可以知道減少開關級顫抖雜訊對整 體接收機的影嚮，正比於減少流過開關級流過的直流電流。與其減少

其流進開關級的電流，倒不如不給直流電流給開關級，使得開關級的 電晶體在開關打開時，操作在三極管區(triod-region)，也就是被動混 器。相較於主動混頻器，其開關級電晶級在打開時是操作在飽和區，

被動混頻器所需的本地振盪訊號會比主動混頻器來得大。當本地振盪 源的訊號變大時，電晶體進入三極管區，使得輸入端小訊號電流流進 其進入三極管區 ON 的阻抗。不同於主動混頻器，開關級電晶體當作 成一電流緩衝器。為了減少後級電路對混頻器的影嚮，電流緩衝器是 必要的。混頻器後級的電流緩衝器，通常為一低輸入阻抗的，及高阻 出阻抗的基頻電路，在後面的章節，會提及這些電路。

被動混頻器操作模式:

VLO,n

VLO,p

IDC+IRF

Vout

X

^VLO,n VLO,p

Base-IRF Band

Circuit

X

(a) (b) 圖(2.7) (a)主動混頻器(b)被動混頻器

圖(2.7)為主動混頻器一般常見之架構，其輸出通常再接出去基頻 電路，由其架構可以發現其 x 點電壓會隨著本地震盪源之訊號影嚮。

而右圖為一般常見被動混頻器之架構，在其 x 點及前級 LNA 部份被 一電容隔離，使其前級 LNA 之電壓不會影嚮後級混頻器電路，故其 電壓被後級基頻電路的輸入端電路決定，在電晶體 ON 的時候，確定 其進入三極管區，其本地震盪源之訊號不會影嚮該點電壓。故在偏壓 的設計上會有三種不一樣的情形如圖(2.8):關閉重疊、零重疊、開啟 重疊。

VLO+ VLO

-VG

VB+Vt

ON Overlap ON M2M1

ON

VLO+ V^LO

-VG

VB+Vt

M1ON M2 ON

OFF Overlap

(a) (b) 圖(2.8) (a)開啓重疊電壓示意圖(b)關閉重疊電壓示意圖

重疊的意思是指在某一時間，LO 訊號在接近交錯的時間點上，

開關級電晶體會有同時動作的情形出現，也就是說，兩顆本來是處在 快速的一邊開啟一邊關閉的動作，在某一時間點上，兩顆會同時開啟 或同時關閉的情形發生。

那設計在哪個情況下就是要設計其直流偏壓點設定的情況，以 NMOS 來講，假設V_B是開關電晶體源級電壓，其決定於後級電晶體輸

入阜電壓，V_TH為電晶體的導通臨界電壓，V_G為電晶體閘級電壓。只 要在設計V_B+V_TH <V_G的情況下，其開關情形會如上左圖所示，在某一 時間點上，兩顆電晶體會有同時打開的情況下發生，這種情況稱為打 開重疊。反之只要V_B+V_TH >V_G的情形下則會如右圖所示，在某一時間 點上會有兩顆電晶體同時關閉的情形，這種情況稱之為關閉重疊。

以下分成開啟重疊(ON overlap)和關閉重疊(OFF overlap)來討論。

(1) 開啟重疊(ON overlap)：

switching Switching with noise

圖(2.9) 一連串脈衝之雜訊所造成的切換時間擾動模型。在開啟重疊 (ON overlap)，這個脈衝串具有 2fLO的週期，然而在關閉重疊(OFF overlap)，它的週期是 fLO

接下來使用和主動混頻器相同的分析方式：理想上來說，當 LO 為正，M1 導通且 M2 關閉；當 LO 為負，M1 關閉且 M2 導通。再來，

在閘極包含一個顫動雜訊源來分析。當 FET 開關被有限斜率的 LO 訊 號驅動，等效在閘極的顫動雜訊(flicker noise)會調變它們開啟/關閉的 瞬間，也就是會提前或延遲零交會點(zero-crossing)發生的時間。換句 話說，這會調變輸出的循環週期(duty cycle)，而且經過任意的循環週 期，雜訊會出現在輸出。此雜訊源造成之切換瞬間的調變，可以由一 連串雜訊脈衝來作為雜訊的等效模型(參考圖(2.9)圖(2.9)，此為直流 輸入的狀況)。這一串脈衝具有 2fLO的週期，而且脈衝的高度和v_in有 關。對一個弦波差動輸入v_in = A_insin

ω

_int，由脈衝列(impulse train)的頻 譜，得到之雙平衡式混頻器的輸出雜訊如下：

( )

ⁱⁿ

(

²

)

no n in LO

LO n

v A v f f nf

ST

∞

=−∞

 

= 

∑

^ ± −  (2.1)

S 是切換時的斜率，T 是VLO

( )

t 的週期， vn²

( )

f 是一個 FET 的閘 極輸入參照(input-referred)雜訊之頻譜密度；在這個情況下，是顫動 雜訊的頻譜密度。對於具有單端振幅為A_LO之弦波 LO 訊號，

( )

²

2 _LO2 _{G t B}

ST =

π

A − V − −V V (2.2) 顫動雜訊(flicker noise)出現在頻率 f_in，2f_LO ± f_in，…，然而 IF 訊號會出現在 f_in − f_LO 。廣義來說，顫動雜訊(flicker noise)出現在和 IF 訊號不同的頻率，不會侵害到想要的訊號。但是，當 f_in =3f_lO / 2， 顫動雜訊會和 IF 訊號會相撞。此外，如果一個很大且不想要的訊號 出現在 f_LO + f_in或3f_LO − f_in，它會堆積顫動雜訊(flicker noise)至 IF 訊 號的附近頻帶。而且混頻器的輸出雜訊正比於輸入訊號。若有很大且 不想要的訊號堆積顫動雜訊(flicker noise)到想要訊號的附近頻帶，那 麼訊號對雜訊比(SNR)會因為不想要的訊號之相對強度而變差。這對 於某些無線接收機造成很大的困擾，因為很大的閉塞訊號(blocking signal)可以存在2f_LO附近。

(2) 關閉重疊(OFF overlap)：

在此操作模式，會有一小段時間，混頻器的輸出和輸入呈現開 路。當一個 FET 開啟，輸出會跟隨此輸入。在關閉重疊(OFF overlap) 期間，負載電容會保持這個輸出。如圖(2.9)圖(2.9)所示，對於直流輸 入，只有在 FET 開關開啟的時候，FET 的雜訊才會調變輸出；開關 關閉的時候不會對輸出有影響，並且保持這個輸出。因此，輸出雜訊 脈衝和這一個 FET 有關且隨著頻率 f_LO重複，而不是2f_LO。對於弦波 輸入，雙平衡式混頻器的輸出雜訊電壓頻譜為：

( )

ⁱⁿ

( )

no n in LO

LO n

v A v f f nf

ST

∞

=−∞

 

= 

∑

^ ± −  (2.3)

現在顫動雜訊(flicker noise)會往輸出端轉換至 f_in− f_LO，剛好也是 經過降頻後得到的訊號頻率。因此，在關閉重疊(OFF overlap)模式之 下，顫動雜訊(flicker noise)總是會使訊號對雜訊比(SNR)變差。在線 性電路中，我們習慣藉由傳送訊號之大小來對抗固定的雜訊，如此訊 號對雜訊比(SNR)會隨著提高訊號的大小而改善。然而在此混頻器，

輸出的顫動雜訊(flicker noise)會隨著訊號的增加而上升，這意味著輸 出的訊號對雜訊比(SNR)和輸入訊號無關。這個訊號對雜訊比(SNR) 可以表示為：

( )

1 2

LO out

n

SNR ST

π

v

= (2.4)

當 LO 波形變得更像方波，ST乘積會上升，使得訊號對雜訊比 (SNR)獲得改善；也就是說，在一個接收機，其他元件將會限制最終 的訊號對雜訊比(SNR)。

經過上述的分析，可以有以下的結論：被動混頻器依照輸入和閘 極偏壓的不同，可以在兩種不同的模式下操作。在開啟重疊(ON overlap)模式下，顫動雜訊(flicker noise)出現的頻率會遠離訊號頻率。

然而，在混頻器的輸出端，若不想要的輸入訊號很大，在某些頻率會 堆積顫動雜訊(flicker noise)到想要的訊號。在關閉重疊(OFF overlap)

模式下，混頻器的輸出端，顫動雜訊(flicker noise)會和想要的訊號相 撞。當雜訊和訊號成正比，輸出的訊號對雜訊比(SNR)會由於顫動雜 訊(flicker noise)而變成常數，只能藉由更像方波的 LO 訊號來改善，

也就是需要更大的 LO power，增加訊號產生器的功率消耗。

IRF

VRF

Baseband Buffer IFp

IFⁿ V^G+V^LO,p

VG+VLO,n

V^d IFIFⁿp

(a) (b)

IFⁿ IF^p

R^f

R^f

1+A2Rf A

Zin=

IFn

IFp

BIAS BIAS

Zin = 2/gm

(c) (d)

圖(2.10) (a)被動混頻器接基頻電路示意圖 (b)共源級差動放大器 (c)利用 OP 設計 TIA (d) 共閘級放大器

在設計不同的偏壓下會有不同的重疊的情形，其對顫抖雜訊及熱 雜訊都會有不同的影嚮。而後級的基頻電路也會影嚮接收機的效能，

其示意圖可由如圖(2.10)(a)表示。如圖(2.10)(b)利用類似共源級差動放 大器當做基頻的電路。這種電路的阻入阻抗相當大，所以其基頻訊號 在輸入阜的地方電壓擺伏會比較大再由差動放大器放大電壓訊號，這 種模態稱電壓模態(Voltage mode)。而另一種方式，則是在基頻電路 輸入阜的地方設計成低阻抗，把基頻訊號引成電流的模態，再經由類 似轉阻放大器(Transimpedence Amplifier)的型式把訊號放大，則這種 模式稱為電流模態(Current mode)，轉阻放大器一般有兩種常見的設 計如圖(2.10)(c) 利用 OP 搭配回授電阻設計的轉阻放大器 和(d)利用 共閘級的電路設計成放大器。

電流模態(Current mode )與電壓模態(Voltage mode)的差異在於線 性度的好壞。若使用電壓模態，其混頻器沒有增益，也就是說輸入的 射頻訊號和輸出的基頻訊號兩者的電壓擺伏差不多大小，在這種情況 下會容易產生多餘的諧波項，造成線性度不好的問題。而相對地，若 使用電流模態時，基頻電路的輸入阜幾乎沒有電壓擺伏，而沒有這種 問題，所以使用電流模態比較沒有多餘諧波的問題，其線性度較佳。

而圖(2.10)(c)(d)這兩種基頻電路同樣都是低輸入阻抗的特性，但在低 電流操作時，由 OP 設計出的 TIA 其輸入阻抗會更小，且其 OP 增益 夠大時，輸入阜會有虛接地的情況發生，故使用 OP 當作 TIA 整體的 表現會比較好一些。

在文檔中 2.4/5.8GHz利用被動混頻器設計低雜訊低功率接收機和HEMT 低雜訊放大器 (頁 23-32)