第三章 60GHz接收機與傳輸機之架構
3.6 實作三，60GHz 威福接收機
這裡實現60GHz的威福接收機，希望可以達成較好的鏡像濾除的 能力。
3.5.2 電路設計
(3) 電路架構
路架構是雙次降頻的發射機，第一級混頻器是設計為次諧波混 頻器，希望可以降低第一級本地震盪訊號的頻率，接在後面的是中 頻放大器操作在 10GHz，設計此電路的原因是希望可以提供整體系 統增益以及抑制後面的雜訊，最後一級混頻器是吉爾伯特混頻器，
最後面的放大器的部分採用capacitive peaking的方式，可以增加中頻 頻寬。
(4) 整體電路架構
I F O U T _ P
Conversion Gain (dB)
LO1 Power (dBm)
50G
-25 -20 -15 -10 -5 0 5 10 15 20 25
Conversion Gain (dB)
LO2 Power (dBm) RF@60GHz IF@500 MHz
圖 3 - 28 Conversion Gain V.S LO2 Power(9.5
Conversion Gain (dB)
RF Power (dBm)
50G
40 45 50 55 60 65 70
Conversion Gain (dB)
RF Frequency (GHz) IF@500 MHz
Conversion Gain (dB)
IF frequency (GHz) 50G
-15 -10 -5 0 5 10 15 20
Output Power (dBm)
Input Power (dBm) Main
Output Power (dBm)
Input Power (dBm) Main
IM3
圖 3 - 33 52GHz IIP3
-20 -15 -10 -5 0 5 10 15 20
Output Power (dBm)
Input Power (dBm) Main
Output Power (dBm)
Input Power (dBm) Main
IM3
圖 3 - 35 56GHz IIP3
-20 -15 -10 -5 0 5 10 15 20
Output Power (dBm)
Input Power (dBm) Main
Output Power (dBm)
Input Power (dBm) Main
IM3
圖 3 - 37 60GHz IIP3
-20 -15 -10 -5 0 5 10 15 20
Output Power (dBm)
Input Power (dBm) Main
Output Power (dBm)
Input Power (dBm) Main
IM3
15 20 25 30 35 -100
-80 -60 -40 -20
ISOLATION (dB)
LO1 Frequency (GHz) LO1 to RF Isolation
2LO1 to RF Isolation
圖 3 - 40 LO-RF與 2LO-RF隔離度
50 55 60 65
20 25 30 35 40
Noise Figure (dB)
RF frequency (GHz) IF@500 MHz
圖 3 - 41 雜訊指數
圖 3 - 42 Die Photo
3.5.4 結果與討論
Technology SiGe 0.35 um Conversion Gain (dB) - 8
RF Bandwidth (GHz) 48~62
IF Bandwidth (GHz) 2
IP1dB (dBm) 2~4
IIP3 (dBm) 13~14
表 3 - 3 雙次降頻 60GHz接收機量測結果
由量測圖可知RF頻段約在 48-62 GHz，conversion gain是-8 dB，中頻 頻寬約有2GHz，雜訊指數為 30dB，而IP1dB有 2 到 4dBm，IIP3 則有 13~14 dBm。
第四章
60GHz功率放大器與覆晶封裝技術
4.1 前言
功率
傳統
Cripps負載線理論
線理論來預測最佳功率匹配點，底
4.2 pHEMT 60GHz功率放大器設計
4.2.1 放大器設計原理
上設計功率放大器，需要考慮元件的耐壓，I-V圖，並且量出S 参數，load-pull資料，如果是針對效率作設計的話還需要考量操作 點(class-A，class-AB，class-B …)，而基本的元件参數(breakdown voltage，I-V Curve，S-paremeter …)幾乎可以量測得到，但是對於 高頻段的S参數或者load-pull資料等，所需要的儀器非常珍貴不易 取得，尤其是V-Band以上的S参數分析儀以及load-pull儀器更是困 難，而現實情況中可量測資源是國家奈米實驗室的 110GHz S参數 量測儀器，底下針對如果只有 110GHz的S参數資料所作的設計。
4.2.1
在 1983 年，Cripps提出了負載 敘述一下其理論:
的電流擺幅，如圖 4 - 2 所示，如果RHI>Ropt的話，輸出會有最大 的電壓擺幅，但是電流並沒有最大擺幅，反之如果RLO<Ropt的話 會有最大的電流擺幅，但是沒有最大的電壓擺幅，這兩種情況都是
2 2 D SQ D SQ
D SS D SS D SQ
V V V V
I I I
D SQ k
Ropt −
= ≈ =
沒有最佳功率輸出，根據圖 4 - 2 所示
+
-VDS IDS
RL
DC Block RF Choke
ZL=Ropt
圖 4 - 1 基本放大器電路
IDSQ IDSS
VDSQ
Vk 2VDSQ
Ropt
則可以得到 RL2+XL2 ≤Gopt ⇒ − Gopt2 −GL2 ≤BL ≤ Gopt2 −GL2
上述兩種情況可以使用可以分別使用串聯RLC(For case 1)與並聯 RLC(For case 2)來描述，並在smith chart上畫上等功率圖(圖 4 - 5)，
+
-VDS IDS
RLO
DC Block RF Choke
ZL=RLO+jXs
jXs
圖 4 - 3 較低輸出實部阻抗
圖 4 - 4 較高輸出實部阻抗
圖 4 - 5 等功率圖之輸出等效電路
(3) 功率圖的修正(電晶體寄生效應)
由Cripps負載線理論得知此功率圖是假設電晶體輸出部分為一個 電流源，但是實際情況電晶體會有寄生電容與寄生電感，這會影響 功率圖的位置，所以必須要作適當的修正，如圖 4 - 6 所示。
Plane A
Plane B
A B
Lparasitic
Cparasitic
RL
圖 4 - 6 因電晶體寄生效應須改變等功率圖
4.2.2 設計步驟
(1) 這裡要先選擇device大小，以過去學長姐經驗得知 2X50 um 得元件較穩定，再由此元件的I-V圖求得Ropt值，而這裡要先決定 操作點(bias point)而這裡通常是選擇gm值最大的操作點(可以得到 相對應的VGS點(-0.5V)及電流值(30 mA)，而通常VDS是固定在 3V 左右)，並且查製程手冊裡的崩潰電壓(約為 10V)是多少，如此就 可以求得最佳阻值的實部部分。
(2) 求得的實部阻值是参考平面是到電流源的地方，如果考量真 正元件的寄生效應的話，最佳功率點需要作修正，這裡有作一些假 設如圖(圖 4 - 7)所示，我們把輸出的地方近似為電阻加上寄升電容 與寄生電感，再利用量測得到 110G的S参數，fiting 50GHz到 70 GHz 的等效LC值，再把最佳功率點(只針對 60GHz單點)修正。
(3) 上面求得的等效LC值並非是完全吻合，因為在高頻的時候輸 出的Smith Chart走線圖並非完全照著圖(圖 4 - 7)這個趨勢走，但是 對於低頻而言(< 30GHz)這個模型還算是可以接受。文獻上也有幾 篇在探討高頻model，但是這邊是希望可以給一個簡單的初始設計 條件，在根據實驗結果作try-error的設計。
(4) 設計完輸出匹配之後，在匹配輸入的地方到 50 ohm，並且注
-只能大概知道匹配輸出點在哪，以及輸入點匹配，要對最大功率輸 出及效率作最佳化，仍需要高階儀器(V-Band load-pull system)來取 得元件本身在高頻大訊號的特性。
Leff
Ceff Reff
圖 4 - 7 輸出等效模型
4.3 覆晶封裝技術
傳統的bonding wire對一般低頻電路的影響不大，因為對低的頻率 來說其波長很長，所以bonding wire的長度影響不大，但是在頻率 高達 60GHz的時候，bonding wire已經超過
λ
4的傳輸線長，因此會 大大影響電路匹配特性，所以在實作中利用低成本的氧化鋁陶瓷基 板進行覆晶封裝(flip-chip)方式，使電路在高頻下仍然不會因為 bonding wire影響其電路特性，如圖 4 - 8。圖 4 - 8 Wire-Bonding與Flip-Chip示意圖
4.4 實作一，60GHz功率放大器
4.4.1 研究動機
功率電路
放大器在通訊系統扮演非常重要的角色，根據系統的規格(多 少距離傳輸，調變系統…)定義出功率放大器所需要的線性輸出功 率，而設計出高輸出功率及高效率的功率放大器是非常重要，本專 題設計一個操作在 60GHz的功率放大器。
4.4.2 電路設計
(1) 電路架構
採用 2X50 um的電晶體當作一個基本的cell，輸入部分採用兩 個 2X50 um的電晶體而後面一級採用四個 2X50 的電晶體，而輸出 匹配阻抗根據上一節的探討作設計。
(2) 整體電路架構
V DD VD D
V GG V GG
2 * 50 X4 2 * 50 X2
圖 4 - 9 電路架構圖
4.4.3 晶片量測結果
0 20 40 60 80 100
-40 -30 -20 -10 0 10 20
S21 (dB)
Frequency (GHz)
圖 4 - 10 S21 量測圖
0 20 40 60 80 100
Frequency (GHz) S11
Output Power (dBm)
Input Power (dBm)
SAMPLE 1 SAMPLE 2 SAMPLE 3
圖 4 - 12 57g OP1dB量測圖
-12 -10 -8 -6 -4 -2 0 2 4 6 8
Gain (dB)
Input Power (dBm) SAMPLE 1
Output Power (dBm)
Input Power (dBm)
SAMPLE 1 SAMPLE 2 SAMPLE 3
圖 4 - 14 60g OP1dB量測圖
-12 -10 -8 -6 -4 -2 0 2 4 6 8
Gain (dB)
Input Power (dBm) SAMPLE 1
Output Power (dBm)
Input Power (dBm)
SAMPLE 1 SAMPLE 2 SAMPLE 3
圖 4 - 16 64g OP1dB量測圖
-12 -10 -8 -6 -4 -2 0 2 4 6 8 9
10 11 12 13 14 15 16 17
Gain (dB)
Input Power (dBm) SAMPLE 1
SAMPLE 2 SAMPLE 3
圖 4 - 17 64g 增益量測圖
圖 4 - 18 Die Photo
Frequency
(GHz)
測結果得知 3dB bandwidth是在 57-64GHz，而且在 57-60GHz 的OP1dB都有 10dBm以上，增益也大於 12dB。
4.5 實作二，60GHz mHEMT升頻器
4.5.1 研究動機
我們設計了一個 60G升頻器，來驗證flip-chip前後的表現特性。
pler的原因是為了使得LO只需要輸入 9.3GHz左右然後在設計 一個操作在 30GHz的放大器來驅動反對稱二極體，在與中頻 (4.2GHz)混頻得到RF(60GHz)。
(2) 整體電路架構
4.5.3 電路量測結果
-4 0 4 8 12
-60 -50 -40 -30 -20 -10
Conversion Gain (dB)
LO Power (dBm)
Before FC After FC
圖 4 - 20 Conversion Gain V.S LO Power
-25 -20 -15 -10 -5 0 5 10
-20 -16 -12
Conversion Gain (dB)
IF Power (dBm) Before FC
After FC
圖 4 - 21 Conversion Gain V.S IF Power
56 58 60 62 64 66 -40
-30 -20 -10
Conversion Gain (dB)
RF Frequency (GHz) Before FC
After FC
圖 4 - 22 RF Bandwidth
0 1 2 3 4 5 6 7 8 9
-30 -25 -20 -15 -10
Conversion Gain (dB)
IF Frequency (GHz) Before FC
After FC
圖 4 - 23 IF Bandwidth
8.0 8.5 9.0 9.5 10.0 10.5 -70
-60 -50 -40
Isolation (dB)
LO Frequency (GHz) Before FC
After FC
圖 4 - 24 LO-RF Isolation
25 26 27 28 29 30 31
-50 -40 -30 -20 -10
Isolation (dB)
3LO Frequency (GHz) Before FC
After FC
圖 4 - 25 3LO-RF Isolation
50 52 54 56 58 60 62
Isolation (dB)
6LO Frequency (GHz) Before FC
Output Power (dBm)
Input Power (dBm)
IM3 (Before FC) Main (Before FC) IM3 (After FC) Main (After FC)
圖 4 - 27 OIP3
圖 4 - 28 Die Photo
圖 4 - 29 Flip-Chip Photo
4.5.4 結果與討論
Conversion Before FC After FC
Input Frequency 4.2 GHz 4.2GHz
Conversion Gain -14 dB -16 dB
OP1dB -10 dBm -11 dBm
OIP3 2 dBm 3 dBm
RF Bandwidth 57~61 GHz 57~61 GHz
6LO-IF Isolation > 30 dB > 30 dB
Vdd 2.5 V 2.5 V
Power Consumption 212 mW 212 mW
表 4 - 2 比較flip-chip前後的量測結果
由量測結果得知flip-chip前後其coversion gian只降低 2dB，頻寬也 沒有太大的變動，只是頻帶往低頻移動，原因可能是寄生效應鎖造 成的影響，不過大體而言，電路的特性與趨勢仍在，由此可證明 flip-chip技術可以運用在V-band的通訊系統上。
第五章
結論
本論文第三章利用了 SiGe 0.35 um 和 CMOS 0.18um 製程，實作 與量測“雙次降頻 60GHz 接收機”以及“雙次升頻 60GHz 接收機”，。
第三章實驗一，“雙次降頻 60GHz 接收機”，我們可以看到轉換增益 為-2~-4dB、P1dB 點約落在-3dBm 處和 RF 頻寬約為 21GHz，IF 頻寬 約為 250 MHz，NF 約為 17dB 左右。第三章實驗二，“雙次升頻 60GHz 接收機”，可以看到轉換增益為-6dB、OP1dB 點約落在-30dBm 處、
和 RF 頻寬約為 14GHz。
論文第四章，主要是利用 pHMET 0.15 um 和 mHEMT 0.15 um 製程去分別實現 60GHz 功率放大器與比較在 V-BAND flip-chip 前後 之差異。第四章實驗一，利用 pHMET 0.15 um 製程完成“60GHz 功率 放大器”實驗結果顯示 57-64GHz 都有在 3dB 頻寬以內，OP1dB 都有 在 10dBm 以上，增益也有 12dB 以上。第四章實驗二，利用和 mHEMT 0.15 um 製程實作“60GHz mHEMT 升頻器＂，實驗結果顯示 flip-chip 前後轉換增益降了約 2dB 以及所需要的 LO 功率稍微提高之外，其 RF 頻寬或者 IF 頻寬的趨勢都差不多，有就驗證了 flip-chip 技術可以 運用在高頻。
第二章：
[1] Streetman , and Banderjee , Solid-State Electronic Devices, 6’th Edition, Pearson Prentice Hall 2006
[2] S. Sankaran and K. K. O, “Schottky barrier diodes for millimeter-wave detection in a foundry CMOS process,” IEEE Electron Device Lett., vol. 26, no. 7, pp 492-494, Jul. 2005
[3] D. Shim, S. Sankaran and K. K. O, “Complementary antiparallel Schottky barrier diode pair in a 0.13 um logic CMOS technology,” IEEE Electron Device Lett., vol.
29, no. 6, Jul. 2008
[4] U. R Pfeiiffer, C. Mishra, R. M. Rassel, S. Pinkett, and S. K. Reynold, “Schottky barrier diode circuits in silicon for future millimeter-wave and terahertz application,” IEEE Trans. Microw. Theory Tech, vol. 56, no. 2, Feb. 2008.
[5] S. A. Maas, Microwave Mixer. Boston, MA: Artech House, 1986.
[6] 張志揚,＂微波工程二上課講義＂
[7] C. -H. Cao and K. K. O, “Millimeter-wave voltage-controlled oscillators in 0.13 μm CMOS technology,” IEEE J. Solid-State Circuits, vol. 41, no. 6, pp. 1297–1304, Jun.
2006.
[8] C. -H. Cao and K. K. O, “A 140-GHz fundamental mode voltage-controlled oscillator in 90-nm CMOS technology,” IEEE Microw.Wireless Compon. Lett., vol. 16, no. 10, pp.
555–557, Oct. 2006.
[9] E. -Y. Seok, C. -H. Cao, D. Shim, D. J. Arenas, D. Tanner, C. -M. Hung, and K. K. O,
“410-GHz CMOSpush-push oscillator with a patch antenna,” in ISSCC Dig. Tech. Papers, Feb. 2008, pp. 472–473.
第三章：
[1] B. Razavi, Design of Analog Integrated Circuits. New York: Mc-Graw-Hill, 2001 [2] S. Shekhar, J. S. Walling and D. J. Allstot, “Bandwidth Extension Technique for
CMOS Amplifier,” IEEE J. Solid-State Circuit., vol. 41, NO.11 , Nov. 2006.
[3] S. Galal, and B. Razavi, “Broadband ESD Protection Circuits in CMOS Technology,” IEEE J. Solid-State Circuit., vol. 38, NO.12 , Nov. 2003.
[4] T. LaRocca, J. Y. Liu and Mau-Chung Frank Chang, “60 GHz CMOS Amplifier
Lines for Compact Design ,” IEEE J. Solid-State Circuit., vol. 44, NO.5 , Nov.
2009.
[5] Toshiya Mitomo, Ryuichi Fujimoto, Naoko Ono, Ryoichi Tachibana, Hiroaki Hoshino,Yoshiaki Yoshihara, Yukako Tsutsumi, and Ichiro Seto, “A 60-GHz CMOS Receiver Front-End With Frequency Synthesizer,＂ IEEE J. Solid-State Circuits, 2008.
[6] Bagher Afshar, Yanjie Wang, and Ali M. Niknejad, “A Robust 24 mW 60GHz Recevier in 90 nm standard CMOS,＂ ISSCC Dig. Tech. Papers, 2008.
[7] Behzad Razavi, “A 60-GHz CMOS Receiver Front-End ,＂ IEEE J. Solid-State Circuits, 2006.
[8] H. Zirath et al., “Development of 60-GHz front-end circuits for a highdata- rate communication system,” IEEE J. Solid-State Circuits, vol. 39, no. 10, pp. 1640–1649, Oct. 2004
[9] C.-H. Wang et al., “A 60 GHz transmitter with integrated antenna in 0.18 m SiGe BiCMOS technology,” in IEEE Int. Solid-State Circuits Conf. Tech. Dig., Feb. 2006, pp.
659–668.
第四章：
[1] H. Wang., “A 50 to 70 GHz Power Amplifier Using 90 nm CMOS Technology,” ,”IEEE Microw. Wireless Compon. Lett ,. 2009.
[2] A.M. Niknejad, A 60 GHz 1V + 12.3dBm Transformer-Coupled Wideband PA in 90nm CMOS,＂ISSCC Dig. Tech. Papers, 2008
[3] Jen-Yi Su, Chinchun Meng, Yueh-Ting Lee, and Guo-Wei Huang , “Compact CPW MS CPW Two-Stage pHEMT Amplifier Compatible With Flip Chip Technique in V-Band Frequencies,” IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS, VOL. 18, no. 2, Feb. 2008
[4] T. Hirose, K. Makiyama, K. Ono, T. M. Shimura, S. Aoki, Y. Ohashi, S.Yokokawa, and Y.Watanabe, “A flip-chip MMIC design with coplanar waveguide transmission line in the W-Band,” IEEE Trans. Microw.Theory Tech., vol. 46, no. 12, pp. 2276–2282, Dec. 1998.
[5] A. Tessmann, M. Riessle, S. Kudszus, and H. Massler, “A flip-chip packaged coplanar 94 GHz amplifier module with efficient suppression of parasitic substrate effects,” IEEE Microw. Wireless Compon. Lett., vol. 14, no. 4, pp. 145–147, Apr. 2004.
[6] C. Kärnfelt, H. Zirath, J. P. Starski, and J. Rudnicki, “Flip chip assembly of a 40–60 GHz GaAs microstrip amplifier,” in Proc.34th Eur.Microw. Conf., Amsterdam, The Netherlands, Oct. 11–15, 2004, vol.1, pp. 89–92.
[7] G. P. Gauthier, L. P. Katehi, and G. M. Rebeiz, “W-Band finite ground coplanar waveguide (FGCPW) to microstrip line transition,” in IEEE MTT-S Int. Dig., 1998, pp.
frequency-dependent electromagnetic coupling,” IEEE Trans. Microw.Theory Tech, vol.
52, no. 5, pp. 1517–1522, May 2004.
[9] A. M. E. Safwat, K. A. Zaki, W. Johnson, and C. H. Lee, “Novel transition between different configurations of planar transmission lines,”IEEE Microw. Wireless Compon.
Lett., vol. 12, no. 4, pp. 128–130,Apr. 2002
[10] Y. Arai, M. Sato, H. T. Yamada, T. Hamada, K. Nagai, and H. I. Fujishiro,“60-GHz flip-chip assembled MIC design considering chipsubstrate effect,” IEEE Trans. Microw.
Theory Tech., vol. 45, no. 12, pp. 2261–2266, Dec. 1997.