論文組織

本篇論文將利用 TSMC CMOS 0.18um、TSMC SiGe 0.35um、

WIN 0.15μm PHEMT WIN 0.15 um MHEMT 製程技術來設計晶片。本

論文分為四個章節，第一章為導論;第二章為蕭特基二極體與混頻 器，簡單介紹PN 二極體與蕭特基二極體的差別與二極體混頻器的種 類；第三章為 60GHz 接收機與傳輸機，探討使用蕭特基二極體為基 底之設計收發機與傳輸機; 第四章為 60GHz 功率放大器與覆晶封裝 技術，探討利用 pHMET 實現一個操作在 60GHz 的功率放大器，並 在 mHEMT 製程去比較 flip-chip 前後之差別；第五章則對上述的所 有電路設計與實作結果做個結論。

第二章

蕭特基二極體與混頻器

2.1 前言

早期設計微波或者毫米波的混頻器是利用蕭特基(schottky )二極 體來實現。蕭特基(schottky )二極體具有快速切換的能力，而且具有 較小的開啟電壓(turn on voltage)，所以很適合拿來當作混頻器使用。

最早蕭特基二極體是作在 GaAs 的基材上，不過在近期的研究上，已 有人作在 silicon 的基材上，更適合與後面的數位電路結合作 SoC。

而以下會依序討論 PN 接面二極體與蕭特基二極體差別，GaAs 與 Silicon 基材的蕭特基二極體比較，以及混頻器的實現。

2.2 基本二極體原理

2.2.1 PN 接面二極體

PN 接面二極體如圖 2 - 1 所示:

圖 2 - 1 PN Junction Diode

其中 W 是空乏區的寬度，V0是內建電位，底下針對內建電位以及

型半導體時電洞或者電子濃度不變，亦即多數載子濃度不變，所以

以求出空乏區寬度。首先我們先求出當 X=0 時的電場大小，由 Fig

當電流推導出來之後，我們會想得知說到底二極體到底可以切

接面產生的物理現象來達到，這裡使用的半導體可以是 N 型或者是 P 型。金屬與半導體的接觸會因為半導體濃度的高低產生出蕭特基接 觸或者歐姆接觸，當重參雜的時候是歐姆接觸，而輕参雜的時候是 蕭特基接觸。

圖 2 - 4 能帶變化

圖 2 - 4 解釋了當半導體與金屬接觸時能帶的變化，可以看到能 帶障礙降低，可以有更多的電子由 N 型半導體流進金屬上。與 PN 接面半導體不同的是電子流動機制不一樣，PN 接面半導體是靠少數 載子的擴散，所以在逆向偏壓的時候會有儲存電荷需要被釋放掉，

造成切換時間變長，而蕭特基二極體是利用多數載子的移動，就算 在逆向偏壓的時候也不需要釋放儲存電荷，所以切換速度較快。但 是蕭特基二極體的製作需要低參雜的半導體，如果過重參雜會變成 歐姆接觸，造成 IV 曲線圖是線性的關係，而且沒有空乏區的產生，

不需要額外偏壓，電子很容易就流進金屬，所以沒有整流的功能，

歐姆接觸通常是運用在半導體要接出來與外面電路相連接時使用。

2.2.3 蕭特基二極體在標準矽製程(TSMC)之實現

在矽製程上實現蕭特基二極體，在文獻上很早就有，但是在標 準的 foundry 廠實現是最近才有的。在 2005 的時候，K.K.O 利用 UMC 製程在矽製程上實現蕭特基二極體，如圖 2 - 5

圖 2 - 5 K.K.O 利用 UMC 製程在矽製程上實現的蕭特基二極體

而我們的研究是在 TSMC 製程上實現蕭特基二極體，如圖 2 - 6

P SUBSTRATE Deep N-Well M1

+

_

_N+

圖 2 - 6 在 TSMC 製程上實現蕭特基二極體

2.3 基本二極體混頻器設計原理

2.3.1 單平衡式混頻器

圖 2 - 7 是單平衡式混頻器主要的兩種架構，分成 90⁰和 180⁰兩 種，底下推導分析混頻之後訊號:

圖 2 - 7 單平衡式混頻器主要的兩種架構

(1) 使用90⁰ Hybrid

I1是流經 diode 1 之電流，並以 I1為参考電流，如果 LO 訊號輸 入 C 點則假設可寫成 _{1 n m} ^{j n( LO m RF)}

m n

I g V e ^{ω ω}

∞ ∞

+

=−∞ =−∞

=

∑ ∑

)

1

n m

t，因為在 B 點 LO 訊號 較 A 點落後 90⁰，所以 I2電流領先 90⁰，同理可以 I2的 RF 電流落後 90⁰，所以I2 =

( ) (

j −j I ，由圖圖 2 - 8 可以理解為什麼領先或落後

圖 2 - 8 單平衡式混頻器電流電壓波形圖

圖 2 - 9 雙平衡式混頻器電流電壓波形圖

2.3.2 雙平衡式混頻器

(1) 環形雙平衡式混頻器

圖 2 - 10 是環形雙平衡式混頻器，跟單平衡式混頻器比較雙平 衡式混頻器有較好的隔離度，而電路的分析可以把 LO 訊號和 RF 訊 號分別來看，並以 I_d1為参考電流，則

2

( )

1 ^m 1

d d

I = − I

( ) ( )

3 1 ⁿ 1^m 1

d d

I = − − I

( )

4 1 ⁿ 1

d d

I = − I

( )

1 1 2 1 1 ^m

IF d d d1

I =I −I = − −⎡⎣ ⎤⎦I

( ) ( )

2 3 4 1 ^{n m} 1 ⁿ

IF d d d1

I =I −I = −⎡⎣ ⁺ − − ⎤⎦I

1 2

IF IF IF

I =I +I

，此種混波器可消除所有的偶次諧波，若 m 為偶數則 IIF1=IIF2=0，

若 n 為偶數則 IIF1=-IIF2 兩個電流在 sum port 互消。Fig .2.11

RF 與 LO 因互接在對方的虛接地點上故無訊號互耦，IF 是接在 LO 的虛接地點之上故 IF 與 LO 之間無互耦訊號，RF 與 IF 之間要看 diode quad 的平衡度與 balun sum port 與 difference port 的隔絕性而定。

RF

Virtual Ground

LO

Virtual Ground

圖 2 - 10 環形雙平衡式混頻器

-圖 2 - 11 環形雙平衡式混頻器電壓電流波形-圖

(2) 星形雙平衡式混頻器

圖 2 - 12 是星形雙平衡式混頻器，它與環型雙平衡混頻器一樣 都有很高的隔離度，此種混頻器因 IF 接於 RF 及 LO 之 Virtual ground 之上，所以 RF-IF，LO-IF 之隔離度都極佳。而 RF 及 LO 之 even harmonics 也和環型結構一樣自動消除不會出現在 IF 端。而電路分析 與環型結構一樣，波形圖與環狀結構類似。圖 2 - 13

IF

RF⁺LO⁺ RF⁺LO

-RF^-LO⁺ RF^-LO

-LO RF

IF

圖 2 - 12 星形雙平衡式混頻器

圖 2 - 13 星形雙平衡式混頻器電壓電流波形圖

2.3.3 三平衡式混頻器

(1) 環形三平衡式混頻器

圖 2 - 14 是環形三平衡式混頻器，當 diode 或 balun 完全平衡時，

其 spurious 和 isolation 的表現將會與雙平衡混頻器完全相同。然而當 diode 或 balun 有不平衡的情況存在時(通常為當 spurious 訊號出現的 時候)，而三平衡式混頻器可以更進一步消除 spurious 和 isolation 不平衡的部分。而電路分析方法與雙平衡式混頻器雷同，底下是其

I reference

I I

(2) 星型三平衡式混頻器

I reference

I I

第三章

60GHz接收機與傳輸機之架構

3.1 前言

Diode Mixer Gilbert Mixer

CMOS 0.18um \ SiGe 0.35 um pHEMT 0.15 um 訊放大器與功率放大器是利用pHEMT 0.15um製程，而後面的diode mixer，中頻放大器和第二級混頻器是採用CMOS 0.18um或者SiGe BiCMOS 0.35um的製程。

上設計60GHz的收發機，需要用到 90 nm或者 65 nm，但是利用

3.2.1 低雜訊放大器設計

的好壞會決定整體的接收品質，而採用pHEMT 0.15um製程來製作，

除 了 可 以 操 作 在 60GHz的頻段外，而且它比CMOS具有較低的 NFmin，所以很適合來設計第一級低雜訊放大器。

統設計低雜訊放大器可以利用sour e degeneration的方式使得 可以同時達到noise與power的匹配

的步驟上，可以四大步驟

跑出電流密度與NFmin的對照圖

再根據系統規格，決定出低雜訊放大器得所消耗的電流 在source的地方串一個電感，來達到noise與power的匹配 在gate端串一個電感來達到匹配

3.2.2 功率放大器設計

設計發射機時通常會考慮整體增益，輸出線性度，旁波抑制 比和功耗而整體線性度會決定於系統的最後一級 所以功率放大器 的好壞會決定系統的接收距離，而採用pHEMT 0.15um製程來製作，

除 了 可 以 操 作 在 60GHz的頻段外，而且它比CMOS 有 較 高 的 breakdown電壓，可以輸出較大的功率

在設計上可以利用load pull的方式決定好最佳輸出點 在進 行匹配來實現，這裡要注意的是需要考量到金屬能夠承受多少電 流，比如說線寬 1 um可以承受 4mA 而如果流經電晶體的電流需要 20mA那麼線寬就需設計為 5um。

3.2.3 吉爾伯特升頻與降頻混頻器設計

(tuned load)，但是因為此電路是降頻器所以電感值會非常大，完全無 實用價值，一般來說會使用電阻式負載，如果要更高增益可以使用 過驅動電壓(overdrive voltage)也比較小，可以使得本地震盪訊號(LO power)降低，但是要注意的是過大的電晶體會使得寄生電容加大，會 mirror比例有關，不過通常設計為 1:10。

IFout+

Switching Core (Flicker Noise , LO Power)

Transconductance (Gain , linearity)

Impedance (CMRR)

的 目 的 ， 在 文 獻 上 也 有 人 使 用T-Coil 來 同 時 達 到 series 和 shunt peaking。設計升頻混頻器的另一個重點是旁波抑制的能力(圖 3 - 3)，而傳統上旁波帶的抑制可以利用濾波器或者正交訊號來抑制，同 時這也是我們提出來的架構需要二次升頻或降頻的原因之一。

IF_0 LO_0 IF_180 IF_90 IF_270

LO_180 LO_270

LO_90

RF_0 RF_180

圖 3 - 3 具有旁波帶抑制雙平衡式吉爾伯特混頻器

3.2.4 驅動放大器設計

傳統上驅動放大器是為了提供足夠的增益給功率放大器，而設計上 需要作power matching來達到最大增益，運用在升頻電路上的話通常 使用電感式負載，可以達到最大電壓擺幅而不受限，如果電路是設 計為差動式的話則可以使用變壓器型式的負載後面會詳細介紹使用 變壓器型式負載的好處

3.2.5 寬頻放大器設計

最後

性的設計方法大概可以分成 4 種，feedback，feedforward，

predistortion與piecewise approximation。

而言，回授機制是採用seri s feedback可以使得轉導變得更線 性，低雜訊放大器中使用的source degeneration就是一種series feedback，當感值越大的時候越線性但是增益會越差，而為了減小

4(b)會比圖 3 - 4 (a)大，而線性度的話基本上圖 3 - 4 (b)會比 圖 3

放大器實現大概可以分成使用inductive peaking，capacitive degeneration，或者使用distributed的方法。

ctive peaking是在output的地方加入電感來達到頻寬被延升的效 果。而peaking的方式可分為series和shunt，而T-Coil則是擁有series peaking與shunt peaking兩種優點，底下詳細介紹此三種電路的操作特 色。

C1 C2 R

圖 3 - 5 電晶體在輸出端具有的寄生電容 (1) shunt peaking

圖 3 - 6 是基本shunt peaking的電路圖，一樣的把電晶體等效為一電 流源可以分析其transimedance為

( )

^out ₂

in

V R+sL

Z s = 以上述等

式norm lizing成

I =1+sRC+s LC，可

a ₂ ⁰ ₂ ^{2 2}

0 0

1+s/mω

, where ω =1/RC , m=R C/L

1+s/ω +s /mω ，根據

N 0

Z (s)= 文

獻探討得知其BWER(bandwidth extension ratio)為 1.84，若要獲得最大 平坦度的話，BWER會降至 1.72。

圖 3 - 6 Shunt peaking 電路

(2) series peaking

圖 3 - 7 是基本shunt peaking的電路圖，跟上述一樣可以推導其 normalizing過後的transimedance

( )

N

2 2 3 3

0 0

Z (s)= 1

1 1

1+s/ω + k^C s /ω k^C k^C s /ω

m m

−

⎛ ⎞

⎛ − ⎞ + ⎜ ⎟

⎜ ⎟

⎝ ⎠ ⎝ ⎠ ⁰

R

C1 C2

L Vout

圖 3 - 7 Series peaking 電路

(3) T-Coil peaking

圖 3 - 8 是基本T-Coil peaking的電路圖，跟上述一樣可以推導其 normalizing過後的transimedance

( ) ( ) ( )

號大概可以分成3 種方式，利用耦合線，polyphase filter和除二電路(圖 3 - 10):

耦合線的可以用來製造正交訊號，不過因為此種耦合線是建立 在四分之一波長，所以越低頻電路越不適合使用

phase filter是另一種產生正交訊號的電路，此種電路可以使用在 較低頻的電路不過一樣會有面積較大的問題，使用在高頻的話，會 因為RC值過小，使得電路對於製程變異會變得更sensitive

除二電路是主動是正交訊號產生器，它的特色是可以產生比上述兩 種電路更精準的正交訊號，不過付出的代價是需要兩倍的頻率訊號 而且須要消耗很大的功耗。

Divide by 2

Quadrature Signal will be precision , but it has large power consumption

(c) Divider

圖 3 - 9 (a) Poly-phase filter (b) Quadrature coupler (c) Divder

RF=58GHz是鏡像訊號，但是 58GHz距離 60GHz訊號才 2GHz，很難 利用濾波器濾除，所以這時候如果利用weaver架構濾除是很好解決方 案 另一個作二次降頻的原因是我們想把PLL，VCO作在單一CMOS

RF=58GHz是鏡像訊號，但是 58GHz距離 60GHz訊號才 2GHz，很難 利用濾波器濾除，所以這時候如果利用weaver架構濾除是很好解決方 案 另一個作二次降頻的原因是我們想把PLL，VCO作在單一CMOS

在文檔中 使用標準矽製程之蕭特基二極體的60-GHz雙次升/降頻器與PHEMT功率放大器 (頁 13-0)