第二章 回顧Δ-Σ ADC之內建自我測試方法
2.2 從時域演算法獲得動態參數之自我測試方法
如同前一小節第二部份所提及，由頻域獲得 ADC 的 SNDR 等動態參數是精準 且方便的方法，這是因為我們對一段有限長度等於 N 的樣本資料做轉換之後獲得 了其在頻譜上 N 點的能量頻譜密度圖。如下圖 2.2.1 所示，給待測物輸入一個 1kHz，振幅為 0.5 滿刻度值(full-scale)的弦波訊號，對其量化後的輸出做 FFT 分析。圖中看似連續的頻譜由 N 點的離散資料所構成，由這些資料得到 SNDR 等 等參數非常容易，只需把圖 2.2.1 上各頻率分量所需的點相加便可輕易算出雜訊 與總諧波失真(PTHD+N)的能量與主要頻率的能量大小。這方便的計算卻同時也限 制了 FFT 演算法在內建自我測試設計上的應用。這是因為在PTHD+N累加完成之前，
102 103 104 105 106 -120
-100 -80 -60 -40 -20 0 20
Frequency [Hz]
Power Spectral Density [dBFS/bin]
Spectrum of the DUT Accumulative THD+N
圖 2.2.1 目標待測物的輸出能量密度頻譜圖
此如同前述，一個與待測 ADC 轉換位元乘上取樣點數大小成正比的記憶體區塊勢 必要在電路當中使用。
為了要簡化之前運算PTHD+N所需的硬體，因此從之前研究人員的文獻參考，
可以得出一種直接由時域的現有資料獲取頻域上所有雜訊與總諧波能量累加的 和，此種技巧稱作控制弦波密合法(Controlled Sine Wave Fitting,CSWF) [2]。
控制弦波密合法最主要的精神是利用現有的測試訊號產生器生成一組參考訊 號，調整參考訊號來與待測 ADC 輸出響應密合而計算量化及其他非理想效應造成 的雜訊等等的能量大小，其介紹如下：
當我們用P(fm)表示頻率 fm對應的能量功率大小時，從頻譜上 M 點的能量分 布資訊要獲得雜訊與諧波失真的功率總和使用了下式 2.5
frequency test
f f
P f
M P
P
x xM
m
m N
THD
= ∑ − =
+
1
=( ) ( )
1
(2.5)
而在 CSWF 演算法當中，提出了在內建自我測試系統上使用時域得到PTHD+N的 方法，與使用 FFT 最大差別就是把整數週期內的輸出響應減去其中主頻率的大 小，接下來剩餘的部份res[n∗T]即為雜訊與總諧波，爾後直接平方累加然後取平 均值，如式 2.6
period sampling
T T
n N res
P
N
n N
THD
= ∑ ∗ =
= +
1
]
21 [
(2.6)
整個 CSWF 演算法可用下圖 2.2.2 表示：(1)首先將測試訊號i[n]輸入待測 ADC (2)為了要得到輸出響應x[n]剩餘的 THD+N 的部份，必須找出輸出響
0 200 400 600 800 1000 1200
0 200 400 600 800 1000 1200
-0.5
0 200 400 600 800 1000 1200
-0.5
0 200 400 600 800 1000 1200
-0.5
0 200 400 600 800 1000 1200
-0.5
應中主頻率與原始輸入訊號的的偏移誤差、增益誤差、相位誤差(3)找出誤差之 後，把資訊交給訊號產生源，再製一個無誤差(error-free)的基準訊號xEFR[n](4) 根據此基準訊號與輸出響應相減的結果便可得到如同(5)中 THD+N 在取樣時間點 上分布的情形r[n]，由於再製此無誤差訊號如同找出一個與輸出響應大小頻率相 位相同，但沒有雜訊的訊號來做密合的動作，因此被稱作控制弦波密合演算法。
數學表示式如下：
error offset
error gain
error phase
n i n
x
ERF[ ] = [ + _ ] ∗ _ + _ ]
[ ]
[ ]
[ n x n x n r = −
EFR∑
=+
=
Mm N
THD
r n
P M
1 2
[ ] 1
使用 CSWF 可帶來最主要的好處便是我們只需要數個固定的暫存器，來儲存 單筆輸出響應的資料以及訊號產生源體提供的基準訊號來給減法器、乘法器、累 加器去做運算。每當時域上一筆 THD+N 的資料計算完畢送至累加器之後，便可以 把該筆資料丟棄，而這些暫存器的大小完全不會隨著取樣點的增加而增加。
如下圖為 CSWF 作者提出之電路測試架構，其中需求的測試與基準訊號產生 源並不是一個內建的電路，而是把三角積分調變器產生的 PDM 後級加上簡單的二 階 RC 低通濾波器來達成，利用三角積分調變器可以用較高的超取樣比把有效訊 號頻寬變窄的優點，能夠讓後級的 RC 濾波器變的容易設計。此電路實現 CSWF 讓 主頻率弦波密合減去的方式是把相同測試頻率的基準訊號乘上輸出響應對測試 訊號振幅的比值，經過相位補償器來產生無誤差的基準訊號，交給能量估算器 (Power Estimator)運算。
ADC Under Test
Offset Compensation
Gain Error Estimator
Phase Detector
Phase Adjustment
Power
Estimator PTHD+N
Test Signal
Output Signal
Offset-free Output Signal
Gain
Reference Signal
Phase Error
Error-free Reference Signal
圖 2.2.3 CSWF 之測試電路架構圖
雖然此架構能夠大大節省記憶體的使用，但是外接的訊號產生器為類比訊 號，必須考慮到雜訊干擾的問題，在實際測試當中也必須儘可能的靠近待測 ADC，
由此可以看出外部的訊號輸入源所帶來的測試不便也不容忽視，因此下一小節將 介紹兩種根據 CSWF 演算法研究的內建自我測試系統，低成本且足夠精準度的內 部測試訊號產生方法可以改善外部測試訊號輸入的問題。