普遍ADC之重要效能參數測試

類比與混合測試電路(Analog and Mixed-Signal, AMS circuits)常在 SOC 系統中佔有最關鍵的地位。AMS 電路有著各種可能的電路架構設定，因此其測試 方法需要非常詳細的客製化。對於極能代表類比電路性質的 ADC 而言，依照不同 設計與應用大致可將測試種類分為直流參數測試(DC Parameter Testing)與交流 參數測試(AC Parameter Testing)，而測試方法所使用之理論也大致可分為基於 時域(time-domain based)與基於頻域(frequency-domain based)兩種不同的分 析方式，以下將分成三個部份，前兩部份就兩種不同測試種類加以簡介，第三部 份將會做總結並且決定內建自我測試的方向：

一、 時域測試(直流參數)：

廣義的如輸出輸入電壓電流、偏移誤差(offset error)、阻抗匹配 (impedance)，或是其他更詳細的參數，例如放大器的開迴路增益

(open-loop gain)、電壓調節器的負載調節(load regulation)等皆屬於直 流參數測試所涵蓋的範圍。而 ADC 在直流參數測試中較重要的且複雜的兩

項測試分別為微分非線性誤差(Differential Nonlinearity Error, DNL) 與積分非線性誤差(Integral Nonlinearity Error, INL)，此兩項非線性 誤差代表在輸入電壓從零到滿刻度間的中間特性誤差，也就是實際值與理 想轉換曲線之間的偏移量。如下圖 2.1.1 所示為一 ADC 之輸入電壓Vi(以 VLSB乘以量化後之數位輸出碼表示)與數位輸出碼(以最低有效位元 LSB 表 示)之對應關係圖，(a)為理想轉換特性曲線，(b)為實際轉換特性曲線。DNL 表示的意義為當輸出數位碼每增加一個最低有效位元的量時，對應輸入所 需增加的電壓大小與理想應增加之 1 個VLSB大小相差之值；INL 則代表對 應於同一特定之數位輸出碼的情況下，實際所需輸入之電壓與理想轉換曲 線上電壓相差值。

圖 2.1.1 DNL 與 INL 非線性誤差

而在現今 IC 產業界測量以上類比數位轉換器靜態參數最常使用也極 有效率的方法便是使用柱狀圖機率分布法(histogram)。柱狀圖機率分布法 又名為編碼密度測試(Code Density Testing)，是一種藉由紀錄類比數位 轉換器量化輸出碼來加以統計分析的測量方式。根據紀錄一個類比數位轉

換器所有的輸出碼，我們可以統計給予不同電壓輸入時，對應輸出數位碼 佔整體輸出碼的比例，或是使用相關的數學軟體去加以分析便可以得到此 類比數位轉換器的特性參數。通常在使用此種測試方法時最常輸入的測試 訊號為斜坡(ramp)函數與弦波(sine wave)函數，藉由此兩種輸入可以從柱 狀圖得出許多有效的資訊。舉例，給予如下圖 2.1.2 左方的斜坡輸入時，

對於待測轉換器以VLSB區分的各個不同區段的量化電壓而言，由於輸入波 形斜率固定，單位時間被內量化成同一數位碼的個數應該一致，所以理論 上右方每個對應輸出碼的次數應該是完全相同的。

Time (t) Input ramp

Output Code Histogram

圖 2.1.2 斜坡輸入測試訊號與理想輸出柱狀圖

相對於斜坡函數而言，如圖 2.1.3 弦波函數的輸出柱狀圖會呈現一個 碗形，這是由於弦波在一個週期不同區域單位時間內出現的數位碼個數並 不一致，在斜率絕對值較小的波峰波谷出現的個數會大於斜率絕對值較大 的地方。

Time (t) Input Sine Wave

Output Code Histogram

圖 2.1.3 弦波輸入測試訊號與輸出柱狀圖

若是在單一晶片上實現柱狀圖機率分布法需要有：(1)具備多功能的數 學運算邏輯單元(Arithmetic Logic Unit)(2)大量的記憶體(3)較複雜的控 制電路。這是因為當使用柱狀圖機率分布法時，需要比對記錄下來的資料 與理想的柱狀圖資料去做運算，因而，我們需要兩個記憶體單元來儲存理 想柱狀圖與實際柱狀圖，而每個記憶體單元的大小會與2 成正比，n 為待ⁿ 測類比數位轉換器的有效位元(Effective Number of Bits,ENOB)。最後還 需要一個操作整體電路工作流程的控制單元。

圖 2.1.4 基於柱狀圖演算法之測試電路方塊圖

二、 頻域測試(交流參數)：

頻域測試對應到一個電路的交流參數，像是電路的頻寬、相位、(諧波) 失真、雜訊等等都是交流參數。而評量這些參數對電路造成的總和影響，

通常可以用訊號對雜訊比(Signal to Noise Ratio,SNR)，訊號對雜訊與總 諧波失真比(SNDR)，與無雜散動態範圍(Spurious Free Dynamic

Range,SFDR)來當作效能標準，其中又以可以算出類比數位轉換器有效位元 域上的資訊使用快速傅立葉轉換(Fast Fourier Transform, FFT)表示成不 同頻率大小對應能量密度的圖形是一個有效的辦法。

使用快速傅立葉轉換做測試是基於離散傅立葉轉換 (Discrete

Fourier Transform, DFT)改良的快速演算法，離散傅立葉轉換告訴我們，

使用與離散傅立葉級數(Discrete Fourier Transform,DFS)類似的性質：

把一段取樣過後的訊號拓展成無限長度時間軸上的週期性訊號，經由轉換

要N∗ N( −1)次的運算量。根據 FFT 的原理，並且利用W_N的對稱性，若 N

x[0]

ADC

Data Memory

Digital Signal Processor

FFT Control Logic

Digital

三、 總結：

無論是基於時域或是基於頻域的 ADC 測試方法都有重要的應用以及精 準的測試結果，但是對於內建自我測試系統而言，成本的考量是最重要的 問題，在許多特定的狀況下甚至可以為了節省晶片面積做出犧牲(例如頻寬 或解析度)。而使用柱狀圖機率分布測試法與使用快速富立葉轉換來得到 ADC 的效能參數皆存在著需要使用大量且與資料量成正比的記憶體面積負 擔，對於 FFT 而言更需要一個強而有力的數位訊號處理器，在目前的 IC 產業之中，除非這些記憶體單元與龐大的運算處理器在待測物或是 SoC 系 統中有其他必須的用途，否則額外增加的硬體面積將會佔去晶片大部分的 可用空間。

另外，在之前兩部份並未詳細提及的測試訊號輸入部分，在自我測試 電路系統中通常佔有很大的面積比例。因為許多的待測 ADC 並無法像本論 文所研究的對象具有數位可測性的設計，要不使用外部的類比測試訊號輸 入，直接在電路內產生高品質的弦波訊號並且能夠調整振幅、頻率的類比 測試訊號是非常困難的。使用外部數位訊號加上內置的類比數位轉換器去 產生測試訊號是一個可行的辦法，但是前提是必須保證此轉換器先能正常 運作，因而又增加更多的測試成本。

下表 2-1 把之前所提及的 ADC 常用兩種測試方法做一總結，可以看出 兩者區別在於測試參數不同的部份。雖然兩種測試方法都能有效的得到效 能參數，但是對於大部分的Δ-ΣADC 而言，SNDR 往往是效能

表 2 - 1 不同 ADC 參數測試方法之比較表 柱狀圖機率分布法

(Histogram)

快速富立葉轉換 (Fast Fourier Transform)

準確程度 精準 精準

硬體元件 大量記憶體與複雜的數學 運算單元

大量記憶體與數位訊號處 理器

測試速度 慢 慢

測試參數 靜態參數

(SNR,SNDR,SFDR)

動態參數 (INL,DNL)

決定性的指標，而柱狀圖機率分布法並無不適用於得到動態參數，因此本 論文將會研究探討對於一個有數位可測性設計的三角積分類比數位轉換器 的 SNDR 自我測試方法。下一小節將會介紹其他研究學者之前所提出的解決 方法，並且加以比較分析。