微影技術是半導體製程步驟中最重要的一個步驟，而半導體元件的大 小亦受到此步驟影響甚巨。由於其工作環境需在黃光的環境下作業，一般 亦稱之為黃光步驟，其的目的主要在定義薄膜的圖形，被光阻阻擋住的區 域在後續製程將不會被蝕刻，以達成圖形轉移之目的。在微影過程中光阻 為必須用到的原料，光阻主要可分正光阻和負光阻兩種，所謂正光阻是被 曝光到的區域，其光阻分子受到破壞而使它可以溶解再顯影液中；負光阻 剛好相反，曝光的區域的光阻分子鍵結在一起而使其區之光阻不會溶解再 顯影液中。光阻的種類繁多，通常後段製程及製程設計而選擇適當的光阻 即可。在此由於製程上本論文所提之壓力感測元件是使用體微加工，將會 需要長蝕刻多晶矽及矽基板，所以就阻擋層而言將選用正光阻AZP-4620此 為一約9µm厚膜光阻，以抵擋長時間的蝕刻及多次顯影曝光。其所需的參數 (Recipe)如下：
1. 晶片清洗：RCA clean or H2SO4 or ACE
2. 上 HMDS 附著層增加光阻附著力 3. 塗佈光阻 AZP4620：
i. Step 1：600 rpm, 5sec ii. Step 2：5000 rpm, 60sec 4. 軟烤：90℃, 30min
5. 曝光：7 min (Karl-Suss MA-4) 6. 顯影：FHD-5 4 min
7. 硬烤：120℃, 30min
如此即可將所需的光罩圖形轉曝至光阻上，以進行下一道製程。
2.2 熱氧化製程
積體電路之所以偏愛用矽作為基材其中一個主要原因是，矽可以輕易 產生一個優異的氧化物做隔絕層─二氧化矽。這種氧合物不論是在積體電路 中或是微機電元件中，都是使用極為廣泛的材料，其生成氧化矽的方式有 許多，本章說明使用高溫爐管產生氧化矽的反應和特性，此成長方式稱之 為熱氧化製程。
高溫爐管成長氧化矽的原理是利用矽基材，通入足量的氧氣或水氣至 加以高溫之爐管中使矽表面氧化。其中因通入的氣體與化學反應不同，又 有分濕式氧化沉積(Wet Oxidation)與乾式氧化沉積(Dry Oxidation)兩種，其 化學式分別如下：
2
2 SiO
O
Si+ → (1)
2 2
2 2
2H O SiO H
Si+ → + (2) 化學式(1)是屬於乾式氧化，其成長只通入純氧氣並施加900℃以上之高 溫使其氧化；而化學式(2)是屬於濕式氧化，其成長為通入氧氣和氫氣，使 其在高溫爐管中反應成水氣，再與矽表面產生化學反應，當然濕氧反應時
未反應之氧氣亦會在矽表面與矽反應。氧化主要受兩參數所控制[11]：
(1) 質量輸送係數(Mass-Transport Coefficient) (2) 化學反應常數(Reaction-rate Constant)
物質傳輸送係數指的是氧氣或是水氣從擴散至矽表面的速率，而化學 反應常數指的是化學反應的速度。在一般情況下，濕氧化的成長速率遠比 乾氧化的成長速率快上數倍，而其主要原因乃是由於濕氧所使用的氧化來 源為水氣H20(分子量18)，其分子遠小於氧分子O2(分子量32)所致。換句話 說即是因為水氣質量傳輸係數高，擴散入矽基材的速率遠高於氧所致，而 正因其反亦速率受擴散速率影響，當成長厚度越後厚，其擴散速率越慢，
反應生成也就越慢，其氧化溫度、厚度與時間之關係圖如圖2-1。但也因為 其成長速度快，其氧化矽之品質較乾氧化差。但不論乾氧化或濕氧化，其 皆會消耗部分的矽來行程氧化層，每成長1單位的氧化矽就損失44％的矽。
圖2-1 熱氧化成長速率(a)乾式氧化(b)濕式氧化[11]
而就本實驗而言，將會使用濕式氧化製程1000℃之高溫來成長5000À厚 之氧化矽，由圖2-1(b)可得，欲成長至所需的厚度大約需要80分鐘的成長時
間。
2.3 薄膜沈積技術
薄膜沈積製程在半導體積體電路製程算是已開發成熟的技術，因此若 微機電製程中欲使用此技術也是相當容易運用。薄膜沈積依據沈積過程 中，是否含有化學反應的機制，可以區分為物理氣相沈積（Physical Vapor Deposition，簡稱PVD）通常稱為物理蒸鍍及化學氣相沈積（Chemical Vapor Deposition，簡稱CVD）通常稱為化學蒸鍍，在本壓力感測器亦有所使用，
分別介紹之。
2.3.1 物理氣相沈積
物理氣相沈積(PVD)顧名思義是以物理機制來進行薄膜沉積而不涉及 化學反應的沈積方式，所謂物理機制即是指利用欲沈積之材料的相變化來 進行沈積，其主要又包含下列兩種不同之技術：
(1) 蒸鍍(Evaporation) (2) 濺鍍(Sputter)
蒸鍍是在高真空狀況下，將所要蒸鍍的材料利用電阻式（Ｔhermal Evaporator 或稱 Thermal coater）或電子束式(E-Gun)加熱達到熔化溫度，使 原子蒸發，到達並附著在基板表面上。在蒸鍍過程中，基板溫度對蒸鍍薄 膜的性質會有很重要的影響。通常基板也須要適當加熱，使得蒸鍍原子具 有足夠的能量，可以在基板表面自由移動，如此才能形成均勻的薄膜。基 板加熱至150℃以上時，可以使沈積膜與基板間形成良好的鍵結而不致剝 落。
濺度是利用電漿所產生的離子，如Ar+，藉著離子對被濺鍍物體電極的 轟擊使之濺向被鍍物。由於濺鍍本身受到濺射原子多元散射方向的影響，
不易覆蓋填實鎮洞(Hole)或栓塞(Plug-In)；因此，現在濺鍍技術的重點，莫 不著重於改進填洞時之階梯覆蓋率(Step Coverage)，簡化製造流程，降低成 本等。
表 2-1 蒸鍍與濺鍍兩物理氣相沈積法之比較
沈積速率 厚度控制 成份控制 可用材料 覆蓋能力
蒸鍍 極慢 差 差 少 佳
濺鍍 佳 佳 佳 多 差
本論文中壓力感測器將鍍鋁做壓阻間與接點(Pad)的連接線，由於在此 最需要的是極佳的階梯覆蓋能力，以免接點處高度差過大而斷線，而並不 需要考慮沈積速度的快慢、厚度誤差也並不要求非常精準，所以選擇使用 電阻式的蒸鍍機(Thermal Ｃoater)來。
2.3.2 化學氣相沈積
化學氣相沈積主要為利用化學反應的機制，先將所欲成長物之反應氣 體通入封閉的爐管中，並加熱使其反應產生目標材料，其反應需仰賴氣體 傳輸、熱能傳遞及化學反應進行，亦即反應氣體被導入反應器中，藉由擴 散方式經過邊界層(Boundary Layer)到達晶片表面，再由爐管加熱提供反應 所需的能量，反應氣體就在晶片表面產生化學變化，生成固體生而沈積在 晶片表面。
探究化學氣相沈積的沈積速率，其與熱氧化製程一樣受制於質量輸送 係數(Mass-transport Coefficient)和化學反應常數(Reaction-rate Constant)，不 同的是在熱氧化時因其製程均為高溫所以只需要考慮質量傳輸係數，但在 此我需分兩種情況討論 1.較高溫之化學沈積 2.較低溫之化學沈積。在高溫 之沈積其反應速率受制於質量輸送機制，其主因乃是反應速率在高溫時極 快導致反應物來不及補充而因此受侷限；而低溫沈積正好相反，其反應速
率受限於化學反應機制。在積體電路製程中，經常使用的化學氣相沈積技 術有：
(1).化學氣相沈積(Atmospheric Pressure CVD、縮寫APCVD) (2).低壓化學氣相沈積(Low Pressure CVD、縮寫LPCVD)
(3).電漿輔助化學氣相沈積(Plasma Enhanced CVD、縮寫PECVD)
常壓化學氣相沈積(APCVD)顧名思義即化學反應在近於大氣壓的反應 爐中進行的沈積，常壓在攝氏0 度的海平面時壓力為 760 托(Torrs)，常用來 沈積二氧化矽和氮化矽薄膜。此沈積方式優點為沈積速率快、製程屬於低 溫製程(通常為 240~450℃)、良好的薄膜均勻度、反應裝置不需抽低壓亦不 需將氣體電漿化為三者裝置中最簡單的，亦易應用於工業連續式的生產，
但其缺點為步階覆蓋能不佳及容易有微粒(Particle)污染。所謂微粒污染乃是 由於在常壓下氣體分子彼此碰撞機率就很高，反應又為了使速率和均勻度 容易控制而會高速的通入氣體，導致氣體間容易發生氣相反應，產生製程 不希望沈積的微粒沈積。
低壓化學氣相沈積(LPCVD)即是在低於大氣壓的環境下進行沈積。與 APCVD系統相比較，LPCVD系統的特點是利用均勻的溫度分佈來控制成長 速率和品質，因此LPCVD有更優異的薄膜均勻度，再者由於LPCVD低壓環 境使的分子具有較高的表面遷移率，因此其擁有極佳的階梯覆蓋能力，並 且由於其壓力和氣體濃度較低，較不會產生氣體間反應而生之微粒；而 LPCVD的缺點則是沈積速率較低，常操作於高溫的環境下(>650℃)需考慮 前段製程之材料是否能夠承受，而且其常使用具有毒性、腐蝕性、可燃性 的氣體。但由於LPCVD所沈積的薄膜具有優良的性質和覆蓋性，因此在積 體電路製程中LPCVD是用以成長磊晶薄膜及其化品質要求較高的薄膜，如 氧化物、氮化物或多晶矽等。
電漿輔助化學氣相沈積（PECVD）系統使用電漿的輔助能量，使得沈 積反應的溫度得以降低，一般操作溫度約再100~400℃間。除了將反應物激 發游離成電漿態外，PECVD 的沈積反應原理與一般的 CVD 之間並沒有太 大 的 差 異 ， 其 電 漿 中 的 反 應 物 是 來 至 於 化 學 活 性 高 的 離 子 或 自 由 基 (Radicals)，而基板表面受到離子的撞擊也會使得化學活性提高，這兩項因 素都坷促進基板表面的化學反應速率，因此PECVD 在較低的溫度即可沈積 薄膜。PECVD 的主要優點是具有較低的沈積溫度，極高的沈積速率，並且 可藉由控制射頻(RF)功率來調控薄膜的內應力；而 PECVD 的缺點則是產量 低，容易會有微粒的污染，而且薄膜中常含有大量的氫原子。
表2-2 LPCVD、APCVD、PECVD 沈積優劣比較
沈積方式 優點 缺點
APCVD
製程裝置較簡單 製程溫度低 沈積速率快
階梯覆蓋性差 微粒污染
LPCVD
階梯覆蓋能力強 薄膜品質極佳 微粒污染極少
溫度高 沈積速率低
PECVD
溫度低 沈積速度快 可控制材質應力
有微粒污染 含有大量氫離子 薄膜品質較差
本次實驗將需要沈積多晶矽作為元件中壓阻材料，一般來說要行成多 晶矽會選擇高溫的製程，再者由於LPCVD沈積的微粒污染較少、薄膜品質 較佳，正好為壓阻所必要的條件，所以本壓力感測元件將選擇使用LPCVD 來沈積之。
再者，元件最後還會沈積二氧化矽及氮化矽作為元件保護層，由於其 製程前端有金屬層鋁，且希望其薄膜沈積後內應力能最小，因此選擇使用 低溫的PECVD來沈積所需的材料，由於此處只是用來當保護層，所以並不
再者，元件最後還會沈積二氧化矽及氮化矽作為元件保護層，由於其 製程前端有金屬層鋁，且希望其薄膜沈積後內應力能最小，因此選擇使用 低溫的PECVD來沈積所需的材料，由於此處只是用來當保護層，所以並不