核心技術分析

3.9 經費預算

3.9.1 總經費預算表

表 12. 總經費預算表

單位: 萬元

會計科目 2013 2014 合計

1. 人事費

研發人員 372 372 744

講員 0 0 0

人事費小計 372 372 744

2. 消耗性器材及原材料費 300 300 480

3. 研發設備使用費 4 9 13

4. 研發設備維護費 0 0 0

5. 技術合作費 0 0 0

6. 出差費 0 0 0

國外出差費 0 0 0

國內出差費 0 0 0

合計 1048 1053 1981

3.10 核心技術分析

3.10.1 國內技術現況

展望未來十年伺服馬達，將因稀土磁石供應毋虞，永磁式交流伺服馬達應該會持續 佔居伺服馬達主流的地位；此外由於半導體技術的進步，DSP及MCU的速度幾乎皆 超過20MIPS，可以將電流迴路完全以軟體方式來執行，因此驅動器已達到全數位 的程度，所以全數位化之驅動器亦將大幅取代傳統類比驅動器；為了提高馬達的控 制精度，歐、美、日等先進國家皆全力發展高解析度位置感測器；隨著PC工業軟、

硬體的快速發展，同時為了使用上更方便，而伺服驅動器的軟體伺服的智慧型功能 也大為提昇；未來網路的發展將一日千里，因此工業網路配套應用也是各技術領先 公司積極發展的目標。

32

國內製造傳統感應馬達、直流馬達的大廠如大同公司、東元電機公司等在國際上皆 已有相當的名氣，國內還有許多製造感應馬達、直流馬達的廠商，然而除了從機械 工業研究所技術移轉的野力機電公司有生產工業用伺服馬達，及東元精電公司有生 產光電產業用的小型伺服馬達，大銀微公司(德國廠)有生產線性馬達外，至今未有 廠商投入研發步進、伺服馬達與線性馬達等自動化重要關鍵零組件，整體而言國內 技術上仍與國外領先廠商有5 ~ 10年的差距(見表13)。

目前大同採德國的KEB公司是泛用型及永磁同步馬達中，調機參數、效能及品賥最 為穩定。其次，日本的東芝及丹麥的丹佛斯(Danfoss)。

表 13. 精密機械關鍵零組件技術現況與國外技術水準比較-馬達 產品

先進國家發展程度

國內研發情形 技術年差(年) 技術領導公司

/技術

代表產品 伺服馬達 (只

限定特定功能 的專用機型)

華那歌 (Fanuc),安川 (Yaskawa)

 系列



1994 完成混合 式 AC 伺服系 統。

10~15

線性馬達(含音 圈馬達 Voice Coil Motor)

Siemens 1FN 2000 完成 500N，為商品化

3~5

線性馬達 Siemens/1F3 技術

1FN3 系列 上銀(只限半導 體產業)

5

馬達 日本、美國、

歐洲

只限小驅動力 馬達。

5~10

資料來源：工研院機械所

3.10.1 系統模組

系統模組包括主控端及從動端:

33

轉動 退出

射出單元 成型

模高

關 開

後退 前進

後退 前進

後退 前進

前進 線性轉動 後退

射出機

輸入/輸出 單元(MIO)

從動端(Slave)

主控端(Master) Real-Time通訊

溫度控制器 壓力感測器 位置感測器 人機界面

(HMI)

控制單元 (CU-CPU) Real-Time Linux

伺服馬達 (Servo Motor)

圖 13. 射出機系統模組

3.10.2 電子設計自動化(EDA)關鍵技術

 以高速 ARM Based、Real-Time OS、結合週邊 Real-Time EtherCAT。使系統內 所有伺服馬達對時(Synchronous)同動，即，token 繞行一週小於 5Sec。

 由於高速 ARM Based (>133MHz)，訊號完整性及電源完整性為的產品成敗關 鍵。用 EDA 做模擬及品賥驗證為關鍵技術。

 EDA 自動化，信號完整性及 EMC 將使產品穩定度提高, 達到高速 PCB 設計, 整體開發效率將大幅提升。[100]

3.10.3 電子零件資料庫

建立資料庫主要將零件的模組集中管理，簡化使用及方便性，在避免重複設定及錯 誤，設計生產流程(前端及後端)，研發與生產流程控管、及 BOM 表控管。零件資 料庫包括電阻、電容、電感、主要矽智財模式(IP Lib Model)、IBIS 模式、及布局資 料庫(Decal)。

3.10.4 電子設計自動化(EDA)流程

電子設計自動化(EDA)工具主要為:

1. 益華電腦(Cadence Design Systems):

34

OrCAD/Capture: 電路圖繪製及 CAD/pSPICE: 類比電路功能模擬。

HyperLynx DRC: EMC 模擬及除錯

3. 其它硬體公司提供的模擬及布建工具有: Xilinx, Altera, Atmel, 及 Lattice 的 Verilog/FPGA、德州儀器(TI)的 Tina、及 Linear-Tech 的 LTSpice。[100]

Layer Planning

BoardSim (SI/PI/TA) (11) No

Hierarchical Top Down Design (3)

ERC (4) Yes No

Function Smulation and LineSim (5)

Yes Spec Out (2)

Yes No

Packaging (6)

Placement (8)

Physical Constraint (7)

P/G Planning & Routing Auto Signal Routing (9)

Prototype and Test (14) Timing

Constraint

Yes No

Legend:

(1) Initial Specification List (from Product Department) (2) Final Specification List (Product Line Identification) (3) Schematic

(4) Electrical Rule Check (ERC) List (5) Analysis and Verification Report

(6) BOM Table: Part No, Sample application form, asc, /WIR, /CES, /SCH, /database

(7) Physical Constraint Check List

(8) PCB File: Product Line Identification

(9) PCB, HYP, EMN/EMP Files: Layout, and SI/PI/Thermal Analysis (TA) (10) Clearance, Connectivity

(11) SI/PI/TA Report (12) Hyperlynx DRC (13) Valor DFT/DFM

(14) Gerber File, Test Program, Test Fixture.

(15) Product Release Documents: BOM,PDF, Create Design Project

LRC (10) No

Yes

EMC Simulation (12)

No Yes

CE: FCC/UL/CSA No

Spec In (1)

Release to Production (15) DxDataBook

Yes DFT/DFM (13)

No Yes

PCB Fab

圖 14. 電子設計自動化(EDA)流程

35