掃描式電子顯微鏡

電子顯微鏡主要是利用高加速電壓之入射電子束打擊在試片後，產生 相關二次訊號來分析各種特性，可參閱圖 2.2-4，一般的二次訊號包括直射 電子、散射電子、二次電子、背向散射電子、Auger 電子及 X 射線等。電子 顯 微 鏡 的 發 展 以 穿 透 式 電 子 顯 微 鏡 （ TEM ： Transmission Electron Microscope）為最早，在 1931 年即已提出；掃描式電子顯微鏡（SEM：Scanning Electron Microscope）則在 1935 年提出。由於早期發展的 SEM 解析度未 臻理想，影像處理及訊號處理技術無法突破，一直到 1965 年以後，SEM 才 正式普獲研究學者的青睞。此後 SEM 的發展相當快速，不但機台性能的大 幅提高，且各項材料分析附件日益增多，應用的範圍也不斷地擴大，幾乎 包含各個研究領域，目前應用在材料、機械、電機、電子材料、冶金、地 質、礦物、生物醫學、化學、物理等方面最多。

圖 2.2-4 電子顯微鏡的原理

圖 2.2-5 電子顯微鏡量測的範圍

近年來 TEM 及 SEM 的功能日新月異，TEM 主要發展方向為：

(一) 高電壓：增加電子穿透試片的能力，可觀察較厚、較具代表性的試片 臨場觀察(in-situ observalion) 輻射損傷; 減少波長散怖像差

(chromatic aberration) ; 增加分辨率等。

(二)高分辨率：最佳解像能為點與點間 0.18 nm、線與線間 0.14nm。美國 於 1983 年成立國家電子顯微鏡中心，其中 l000 keV 之原子分辨電子顯微 鏡 (atomic resolution electron microscope，AREM) 其點與點間之分辨 率達 0. 17nm，可直接觀察晶體中的原子。

(三) 分析裝置：如附加電子能量分析儀 (electron analyzer，EA) 可鑑 定微區域的化學組成。

(四)場發射電子光源: 具高亮度及契合性，電子束可小至 1 nm。除適用於 微區域成份分析外，更有潛力發展三度空間全像術(holography)。

在 SEM 方面，一方面增高分辨率，同時加上各種如 X 光探測微分析儀 (X-ray probe micro-analyzer，XPMA) 等之分析儀器，以辨別物質表面的 結構及化學成分等。

近年來將 TEM 與 SEM 結合為一，取二者之長所製成的掃描穿透式電子 顯微鏡(scanning transmission electron microscope，STEM) 亦漸普及 。 STEM 附 加 各 種 分 析 儀 器 ， 如 XPMA 、 EA 等 ， 亦 稱 為 分 析 電 子 顯 微 鏡 (analytical electron Microscope) 。

第三章 產品良率提昇與驗證

ATPG 自動測試圖樣產生(Automatic test pattern generation, ATPG) 系 統是一種工具，產生資料給製造出來後的數字電路作測試使用。測試超大 型積體電路，要達到非常高的錯誤涵蓋率（en:Fault coverage）是非常困 難的工作，因為它的複雜度很高。故針對組合邏輯（Combinatorial logic）

和循序邏輯（Sequential logic）的電路測試，必須要使用不同的 ATPG 方 法。

Yield Trend

65.2% 62.4%

圖3.1-2 產品經過CP測試後，由1～25片的良率圖中可以發現Bin 5與Bin6 為低良率的主因

3.2 使用分析儀器SEM & SIMS來找尋失效原因

我們針對失效的元件，利用Final test測試，可得知失效的座標與失 效模式如表3.2-1，再對照IP vendor提供的bit map[1~5]來定位如圖 3.2-1，便可得知失效哪個元件與在第幾個迴圈如表3.2-2，便可使用SEM儀 器來找出SRAM的位置如圖3.2-2，並針對失效位置定位進行切片，由SEM圖 3.2-3中，可以發現Via亦沒有對準下層的金屬，因接觸窗蝕刻時，容易殘 留光阻的強鹼在溝槽，當Contact沒有完整的被金屬層遮蓋住，會使得金屬 層底下的接觸窗遭到腐蝕，導致空洞，也許這是導致低良率的原因。

Die X Die Y Fail pattern Fail cycle & address Fail log

134 133 CPU_MBIST1 9 9195 9129 67 LiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiLiiiiiiiLLLLiLLLiiiiiiiiLLLL 134 133 CPU_MBIST1 9 9195 9129 67 LiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiLiiiiiiiLLLLiLLLiiiiiiiiLLLL 128 123 CPU_MBIST2 5 10143 10089 55 LiiLiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiLiLiiiLiLLLLiLiiLLLL 128 123 CPU_MBIST2 5 10143 10089 55 LiiLiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiLiLiiiLiLLLLiLiiLLLL 129 123 CPU_MBIST2 5 10309 10255 55 LiiiiiiiiiiiiiiiiiiiiiiiiiLiiiiiiiiLiLiiLLiLLiLiLiiLLLL 129 123 CPU_MBIST2 5 10309 10255 55 LiiiiiiiiiiiiiiiiiiiiiiiiiLiiiiiiiiLiLiiLLiLLiLiLiiLLLL 127 145 CPU_MBIST2 5 1032 978 55 LiiiiiiiiLiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiLiiiiLiLiiLLLL 127 145 CPU_MBIST2 5 1032 978 55 LiiiiiiiiLiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiLiiiiLiLiiLLLL

表3.2-1 Mbist失效die的座標與記錄

圖3.2-1 IP vendor 提供的SRAM bit map

Mbist1 512x22x2 SY208016N02

G1_MEM5 IO X Y

123,132 12 90 3

124,131 15 48 1

119,133 18 102 1

129,137 23 113 2

120,125 41 64 3

表3.2-2 定位後不僅可得知失效在哪個SRAM，亦可知道失效迴圈座標

圖 3.2-2 產品 Flood plan

3.3 針對對準不良進行分析與改善

當我們把 SEM 照片與 GDS 圖片相疊合如圖 3.3-1，便可以發現 Contact 與 Metal 1 誤差約 0.1um，因為這個偏差，容易導致金屬層底下的 contact 或 via 被腐蝕，針對這個問題，我們直覺得聯想到是曝光不良而導致的，於是 我們便針對曝光機台進行實驗。

圖 3.3-1 失效 IC 的剖面圖比對 GDS 設計圖

圖 3.3-2 失效 IC 的剖面圖可發現金屬層有空洞

我們拿了 6 片晶圓來進行實驗，Via1 全部都是用 Scanner 機台，但在 Via2~Via5 時，＃21～24 仍使用 Scanner，＃20,25 便改為 Stepper，由圖 3.3-3～3.3-6 可以明顯發現，全程使用 Scanner 的晶圓有比較高且穩定的 良率。

3.4 尋找其他失效原因（I）改變金屬矽化物沈積方式與回 火溫度

由圖3.4-1 們可以發現，使用scanner的光罩與機台可以提昇晶圓邊緣 的良率，但這距離量產良率還有一段差距，故我們仍需繼續進行下一個提 昇良率的實驗。

圖 3.4-1 由 Scanner 與 Stepper 的良率疊圖可以發現，使用 Stepper 容易 產生邊緣 die 失效的現象

因為前兩大失效測試項目為MBIST 與ATPG，且由晶圓測試結果看來，

有發現金屬矽化物有阻值偏高的現象，故我們懷疑低良率與金屬矽化物

（salicide）有關，於是便針對金屬矽化物區域進行SEM量測，由圖3.4-2 SEM 照片與3.4-3 TEM照片中，我們可以看到鈷金屬矽化物邊緣有許多的缺陷，

經由SIMS成分分析，如圖3.4-4，我們在鈷金屬矽化物中找到了含量很高的 鎢，更加證實我們的看法，是鈷金屬矽化物沒有長好，導致Via填入鎢插塞 時，鑽進了鈷金屬矽化物中，於是我們便進行金屬矽化物的改善實驗：

針對金屬矽化物的沈積，原來使用的是LP-TEOS的機台，因為這種機台的沈 積外觀較為平整，容易導致溝槽區薄膜厚度過厚[6]，而不易蝕刻乾淨，如 圖3.4-5 ，故我們選擇了兩種機台PE SiH4與LP-TEOS[7]，想藉由沈積率較 一致的PE SiH4，沈積出均勻厚度的薄膜，讓溝槽區需要產生金屬矽化物的 位置，容易被蝕刻出來，而生成完整的鈷金屬矽化物;並選擇兩種快速熱回 火的溫度，試著改變Co-Salicide的相變化，而產生品質好的二矽化鈷

（CoSi2）,進而降低阻值;並搭配MVIA1 Scanner與Stepper機台的實驗，會 選擇MVIA1的原因是因為這裡的SRAM 堆疊的VIA數量最多，可以讓實驗效果 更為明顯！

圖3.4-2 由SEM照片可以發現鈷金屬矽化物有許多的缺陷

圖3.4-3失效IC的TEM剖面圖

W volcano defect

TEM

圖 3.4-4 失效 IC 的 SIMS 成分分析圖

LPTEOS PE SiH4

圖3.4-5 LPTEOS沈積出來的薄膜，在溝槽區的厚度比金屬層上的厚，

而PE SiH4的機台沈積出來的薄膜厚度較為一致，且在溝槽區的位 置，容易產生孔洞，故容易蝕刻乾淨

由實驗的結果如圖3.4-6，可以看到使用PE SiH4的機台搭配Co RTP 800

℃時，有最佳的良率如圖3.4-7與3.4-8，且由失效的bin來看，如圖3.4-9，

改變機台為PE SiH4與RTP2 溫度為800℃，對改善失效 bin MBIST有很大的 效果；且由圖3.4-10中使用800℃ RTP時，其阻值亦會降低。

由圖3.4-11與3.4-12 SEM的照片，我們可以發現使用PE SiH4的機台 時，能生成品質較佳的鈷金屬矽化物，也比較沒有缺陷產生；且將RTP2的 溫度降低為800℃時[8]，由圖3.4-13與3.4-14中，可以發現薄膜的粗糙度 也變小了，這便是良率提升的原因了。

SIMS

G C 00 0 6 05

ATPG ( Bin 6 )Failure Rate Average ATPG ( Bin 6 ) Failure Rate Co RTP2 MBIST ( Bin5 ) Failure Rate Average MBIST ( Bin 5) Failure Rate

4.1%

圖3.4-6 鈷金屬矽化物與Scanner/Stepper的Split table與良率

圖3.4-7 使用PE SiH4 機台時對MBIST有明顯改善的效果

Yield Versus Salicide Process

YIELD (%)

MBIST ATPG Outliers Extremes Failure Bin Versus Salicide Process

Salicide Process

Failure rato (%)

3.1155

5.775075

12.80395

4.027355

4.103343 3.837386 3.7614 4.63526

0

PE+800C PE+850C LP+850C LP+800C

圖3.4-8 Split 四種條件良率的box chart

圖3.4-9 Split 四種條件主要失效項目ATPG與MBIST的box chart

圖 3.4-10 由晶圓量測的阻值來看，在相同的 CD 尺寸下，使用 RTP2 800℃

0.28 0.26 0.24

Poly space (um)

RSN+

RTP2 850C RTP2 730C

1.E+01 1.E+02 1.E+03

0.28 0.26 0.24

Poly space (um)

RSP+

RTP2 850C RTP2 730C

圖 3.4-11 使用 LPTEOS 機台沈積出來的鈷金屬矽化物，可以發現邊緣有些 許的缺陷。

LO18-SA1 poly space 0.28 LO18-SA1 poly space 0.26

圖 3.4-13 RTP2 850℃ 可以看到鈷金屬矽化物有缺陷

圖 3.4-14 RTP2 800℃ 看不到鈷金屬矽化物有缺陷，且平整度亦比 850℃

佳

SRAM region Decorder region SRAM region Decorder region

3.5尋找其他失效原因（II）鈷金屬矽化物沈積搭配曝光機 台的實驗

由前面的兩個實驗都有看到改善的效果，於是我們便加緊平行展開，

將整個後段製程都改為 Scanner 機台，並搭配新舊程式的金屬矽化物的實 驗，以期得到更佳的結果！

由圖 3.5-1 的測試數據與 3.5-2 良率圖來看，不論是使用 Scanner 或 Stepper，PE SiH4 機台搭配 RTP2 800℃時，都能得到很好且穩定的良率，

如圖 3.5-4 亦有效的減少 Mbist 的失效；但如圖 3.5-5 中看來，改變鈷金 屬矽化物對失效模式 ATPG，並無多大的效益。

圖 3.5-1 鈷金屬矽化物搭配 M1~MVIA5 Scanner/Stepper 的 Split table 與 良率

圖 3.5-2 由四種 split 條件的良率，可以看到改變金屬矽化物參數對 MBIST 有蠻大的效果，但 M1~MVIA5 是否改為 Scanner，影響並不大

圖 3.5-3 Co-salicide 與 Scanner split 良率 box chart

圖 3.5-4 Co-salicide 與 Scanner split MBIST 失效良率 box chart

Non-Outlier Max

MBIST FAILURE RATE (%)

3.88% M1-MVIA5 SCANNER MASK

B (H3383 in-line WIP) PE SAB OX + RTP2 800C + M1-MVIA1 SCANNER MASK

C

M1-MVIA5 SCANNER MASK +

LP SAB OX + RTP2 850C

Base Line

M1-MVIA1 SCANNER MASK + M1-MVIA5 SCANNER MASK

B (H3383 in-line WIP) PE SAB OX + RTP2 800C + M1-MVIA1 SCANNER MASK

C

M1-MVIA5 SCANNER MASK +

LP SAB OX + RTP2 850C

Base Line

M1-MVIA1 SCANNER MASK +

LP SAB OX + RTP2 850C

圖 3.5-5 Co-salicide 與 Scanner split ATPG 失效良率 box chart 但是鈷金屬矽化物是一道非常重要的製程，尤其 PE SiH4 的機台有高 強度的電漿，我們擔心電漿會影響到 Gate Oxide 的性質[9~11]，而產生可 靠度的問題，且更改製程參數是否會造成產品特性的改變，亦是我們非常

ATPG FAILURE RATE (%)

6.53% M1-MVIA5 SCANNER MASK

B ( in-line WIP)

PE SAB OX + RTP2 800C + M1-MVIA1 SCANNER MASK

C

M1-MVIA5 SCANNER MASK +

LP SAB OX + RTP2 850C

Base Line

M1-MVIA1 SCANNER MASK +

•

^{HV AREA NW}

HV_AREA_PW

•

^{Field NW}

POLY_NW

AREA_NW Field_PW

• ^{POLY P}

AREA_P

•

AREA N

圖 3.5-7 將使用新舊 Co-Salicide 程式的產品來畫 Shmoo，結果並無差異 Notch UP

Old Co-salicide with

Notch UP New Co-salicide with full

3.6 尋找其他失效原因（III）錐狀金屬蝕刻

進行了許多實驗，但還是良率仍維持在 86％左右，看來還有其他的失 效原因需要尋找，由前述的 Scanner 實驗，可以看到對良率有提昇的效果，

但全部後段都改為 Scanner，良率雖有提昇， Scanner 機台是非常昂貴的，

無法大量使用，因此我們需要找尋有效又便宜的方法，讓金屬層與 Via 層 有更佳的覆蓋性。

由之前的 SEM 照片可以發現金屬層無法完全包覆 Via 層，於是我們嘗 試著改變金屬層的蝕刻參數，試著產生底部比上端大的錐狀金屬[12]，看 是否能夠提供較佳的包覆性。

由下列實驗數據來看，新的蝕刻參數能將良率提昇至 90％以上，其原 理很簡單，利用新的蝕刻程式來讓光阻被蝕刻時產生 Polymer，因 Polymer 有很高的粘性，會累積在金屬的表面，且 polymer 會不斷的生成，便可以 持續產生金屬的保護層，減少金屬被蝕刻的機會，而產生錐狀的金屬，來 保護下方的 Via 層，因此便可以提昇產品的良率。

由下列實驗數據來看，新的蝕刻參數能將良率提昇至 90％以上，其原 理很簡單，利用新的蝕刻程式來讓光阻被蝕刻時產生 Polymer，因 Polymer 有很高的粘性，會累積在金屬的表面，且 polymer 會不斷的生成，便可以 持續產生金屬的保護層，減少金屬被蝕刻的機會，而產生錐狀的金屬，來 保護下方的 Via 層，因此便可以提昇產品的良率。

在文檔中 針對半導體製程金屬層良率提昇研究 (頁 24-0)