產品平均失效時間驗證

前面我們做了許多的實驗，並將程式修正到達到可以量產的良率，但我們 仍須確認產品的壽命問題，畢竟電子產品的壽命會影響公司的商譽。

我們拿這個實驗的產品去量測平均失效時間（MTTF），由圖 3.10-1 中可以 看到，使用新的 Via 蝕刻程式搭配錐狀金屬，能夠讓失效時間更長，並且 我們將所有失效 IC 的位置，疊圖在一起如圖 3.10-2，亦無發現以往晶圓邊 緣容易失效的現象，代表產品整體更健康。

表 3.10-1 使用錐狀金屬搭配不同的 CD 都能有不錯的良率

圖 3.10-1 不同條件的錐狀金屬 M1 與 M2 的平均失效時間

STD: Metal1~4 STD CD EXP1: M1 Taper

EXP2: M1~M4 Taper

EXP3: Taper + M1 CD 0.22 & M2~M4 CD 0.25 EXP4: Taper + M1 CD 0.24& M2~M4 CD 0.29

圖 3.10-2 把失效的區域疊圖起來時，已無發現邊緣一圈容易低良率 STD

EXP3 EXP4

EXP1 EXP2

第四章 結論與展望

由前幾章可以看到，我們花了許多的時間與下了許多的實驗，但我們 是幸運的，能夠將產品良率由 60％提升到 90％，畢竟每個產品的特性都會 隨著製程與設計有所不同，故並無法套著一定的公式，將每顆產品的良率 都提升到很高！這次我們找到的問題如下：

1. 接觸窗與下方的金屬對準不良。

2. 鈷金屬矽化物出現缺陷與阻值過高。

3. 接觸窗蝕刻程式無法共用，有些較厚的產品蝕刻不足，導致短路，

有些較薄的產品蝕刻過頭，導致電化學效應，讓金屬層下方的接 觸窗遭到侵蝕。

針對上述的問題我們進行了一連串的實驗與分析，亦找到一些方法來 改善這個現象，下列是我們採取的方法：

1. 使用曝光較為精準的Scanner 機台來取代Stepper。

2. 使用新的錐狀金屬蝕刻程式，將金屬層蝕刻為錐狀，可以完整覆 蓋下方的接觸窗。

3. 使用PE SiH4機台來取代LPTEOS機台，讓鈷金屬矽化物不會有缺陷 的產生。

4. 改變鈷金屬矽化物的回火溫度，讓其阻值更低。

5. 改變金屬窗蝕刻程式，讓不同厚度的產品都可使用，不致於讓厚 度較厚的產品沒有蝕刻開來，而造成短路，也不會讓厚度較薄的 產品蝕刻過頭，導致金屬層下方的接觸窗掏空。

半導體的製程是非常複雜的，往往因為一個參數改變，影響的層面便 很廣，雖然半導體機台與量測儀器的進步，讓許多以往很困難的製程減化 許多，但隨著線徑不斷的縮小，讓製程複雜的更加令人難以親近，因此，

我們更須花費更多的時間去鑽研與研究，畢竟科技始終於人性，期望能帶 給人們更多的幸福，！

參考文獻資料

[1] Randal S. Collica, Member, IEEE, Jill P. Card, Member, IEEE, and William Martin, "RAM Bitmap Shape Recognition and Sorting Using Neural Networks"

[2] J. Khare, D. B. I. Feltham, and W. Maly, "Accurate estimations of defect-related yield loss in reconfigurable VLSI circuits,"

IEEE J Solid-State Circuits, vol. 28, no. 2, pp. 146-156, Feb.

1993.

[3] S. Kikuda, H. Miyamoto, S. Mori, M. Niiro, and M.Yamada,

"Optimized redundancy selection based on failure-related yield model for 64-Mbit DRAM and beyond," IEEE J. Solid-State Circuits vol. 26, no. 11, pp. 1550-1555. Nov. 1991.

[4] R. Mayer, S. Lopez, and D. Bakker, "Correlating defects to bit map failures using automated patterned wafer inspection systems," presented at the UltraClean Manufacturing Symposium, Feb. 1992

[5] C. H. Strapper, "On yield, fault distributions, and clustering of particles," IBM J. Res. Dev., vol. 30, no. 3, pp. 326-338, May 1986.

[6] R.G. Heideman1, A. Melloni2, M. Hoekman1, A. Borreman1, A.

Leinse1 and F.Morichetti2 "Low loss, high contrast optical waveguides based on CMOS compatible LPCVD processing: technology andexperimental results"Proceedings Symposium IEEE/LEOS Benelux Chapter, 2005, Mons

[7] T. Hattori, J. Ruzyllo, R. Novak, P. Mertens, P. Besson, "Cleaning and Surface Conditioning Technology in Semiconductor Device Manufacturing 11" pp. 353-357

[8] Kyunghae Kim, Suresh Kumar Dhungel, Utpal Gangopadhyay, Jinsu Yoo, Choi Won Seoka and Junsin Yi "A novel approach for co-firing optimization in RTP for the fabrication of large area mc-Si solar cell"2006

[9] Chenming Hu "Gate Oxide Scaling Limits and Projection"IEEE Trans.

Electron Dev., 1996

[10] S Fang, JP McVittie , "Thin-oxide damage from gate charging

[12] Hewlett-Packard Development Company, L.P. "System and method for generating a shmoo plot by avoiding testing in failing regions November" 16, 2004

[13] N.Ranganathan, Liao Ebin, Linn Linn, Lee Wen Sheng Vincent, O.K.Navas,V.Kripesh and N.Balasubramanian, "Integration of High Aspect Ratio Tapered Silicon Via for Through-Silicon Interconnection" IEEE 2008