晶片內部連接線模型(on-chip interconnect model)如圖 3.1 與圖 3.2 所示。其中W 為連接線寬度，S為連接線間距，T為連接線與上下層金屬的間距，TOX為連接線金屬層 的厚度，而電容部分：CC為連接線與同一層金屬之間的耦合電容，Ca為連接線與上下層 金屬之間的平面電容，Cf為連接線的邊緣電場電容。以下就連接線電阻與連接線電容的 建立分別說明。
W
S TOX
Bottom Top
T
Metal Metal
Metal
圖3.1 晶片內部連接線模型
Substrate
Ca1
Cf1 Cf1
Cc
Bottom Top
Metal Metal
Metal
Cc
Cf2 Ca2
Cf2
圖3.2 晶片內部連接線電容模型
第三章 晶片內部匯流排電路
3.2.1 晶片內部連接線電阻 (Interconnect Resistance)
參考圖3.1，連接線的單位長度阻值可表示為下式，其中 ρ 為金屬材質的介電阻率：
WIRE
OX
r W T
= ρ
× (3.1)
以上的計算方式只要查得製程參數即可有效求出連接線單位長度的大小，但實際上 的金屬層厚度並非均勻，因此式3.1 所得的數值將與實際數據有所誤差，此誤差對於之 後全區域匯流排的效能估算影響甚鉅。在UMC90 的製程文件中說明了各層金屬方塊的 電阻值統計數據，如表格 3.1 所示。其中考慮誤差分為 max、type、min 三種數據，以 metal3 為例，一塊 0.14um×0.14um 的 metal3 的金屬方塊電阻值為 76~134mOhm，本設 計使用type 的值作為設計依據，進而推導出單位長度的連接線電阻值，如式 3.2 所示，
其中L 為連接線總長度：
R 105m= Ω× ÷L 0.14
=750mΩ×L (3.2)
表格3.1 UMC90nm 金屬方塊電阻值 Sheet Resistance of Metal (UMC90nm)
Metal Layer Min. Typ. Max. Unit Metal1 (W=0.12um) 83 115 147 mOhm/sq Metal2~6 (W=0.14um) 76 105 134 mOhm/sq Metal7 (W=0.28um) 33 44 56 mOhm/sq
第三章 晶片內部匯流排電路
3.2.2 晶片內部連接線電容 (Interconnect Capacitance)
參考圖3.2，連接線的單位長度電容值可表示為，其中W為連接線寬度，S為連接線 間距， CC為連接線間的耦合電容，Ca為連接線與上下層金屬間的平面電容，Cf為連接 線的邊緣電場電容。：
WIRE C a f
C C C W C
= + ⋅ + S (3.3)
與電阻的情況相同，上列算出的CWIRE值與實際狀況仍有差距，在UMC90 的製程文 件中列出了各金屬層連接線在各種情況下的連接線電容值，如表格3.2 所示。在此以連 接線為metal3，連接線寬與線距皆為最小值 0.14um，上方無其他層金屬覆蓋，下方為 substrate的環境為例。在此狀況下，metal3 金屬連接線與substrate間的平面電容為 0.00243fF per um；metal3 金屬連接線與substrate間的邊緣電場電容為 0.00243fF per um；
而metal3 金屬連接線間的耦合電容為 0.00243fF per um，因此可以求出metal3 晶片內連 接線的單位長度電容為：
WIRE c a f
C =(2C +C +2C ) L 0.1856 L(fF)× = × (3.4)
表格3.2 UMC90nm 晶片內連接線電容值
Metal3 above substrate (UMC90nm)
Width Space Ca (fF/um) Cf (fF/um) CC (fF/um) Csum(fF/um) 0.14 0.14 2.43E-03 3.62E-03 8.80E-02 1.86E-01 0.14 0.28 2.71E-03 4.78E-03 5.36E-02 1.20E-01 0.14 0.42 2.69E-03 5.96E-03 3.56E-02 9.17E-02
第三章 晶片內部匯流排電路
3.2.3 晶片內連接線電阻與電容的驗證
接著將先前得到的晶片內連接線的單位長度電阻與電容，與實際佈局後做驗證。驗 證的方式為：在連接線的兩端皆擺放中繼器(repeater)，以模擬一段置入了中繼器的晶片 內部連接線系統，如圖3.3 所示。在此使用的中繼器為 CMOS 反相器。
圖3.3 置入中繼器的晶片內部連接線
在佈局的驗證環境中，擁有五組傳輸線系統的佈局如圖3.4。其中反相器的 contact 與不同金屬間的耦合電容將會影響到節點的寄生電阻與電容的大小，為了準確地求出單 純傳輸線部分的內連接線電阻與電容，以下使用了兩種方法：在電阻部分，將一段長度 為L 並兩端皆上中繼器的佈局，扣除掉相同情況但長度為最小的佈局，即可求出此段長 度為L 的內連接線電阻值，如圖 3.5；在電容部分，將一段擁有五組且長度為 L 的佈局，
扣除掉相同長度但只有一組的傳輸線佈局，即求出此段長度為的內連接線電容值，如圖 3.6 所示。
|Å L um Æ|
圖3.4 擁有五組傳輸線系統的佈局
第三章 晶片內部匯流排電路
圖3.5 連接線電阻的求法
圖3.6 連接線電容的求法
最後，將之前方程式所求得的電阻與電容值與佈局所得作比較，比較結果如表格3.3 所 示。
表格3.3 計算後與佈局所得的電阻值與電容值比較
連接線電阻 連接線電容
長度 (um)
計算 (Ω)
佈局 (Ω)
誤差 長度 (um)
計算 (fF)
佈局 (fF)
誤差
50 37.5 36.23 3.4% 50 9.32 9.36 0.4%
100 75 72.70 3.0% 100 18.64 18.3 1.8%
150 112.5 109.10 3.0% 150 27.96 26.7 4.5%
200 150 145.53 3.0% 200 37.28 25.4 5.0%
第三章 晶片內部匯流排電路