依據先前的文獻，目前尚無將拔靴帶式電路應用於晶片內匯流排中繼器的設計，且 各種拔靴帶式電路的應用與操作環境皆不同。因此，為了有公平一致的比較，本論文中 實現了以四種拔靴帶電路組成的晶片內匯流排系統[9][10]，並且在統一的環境中來比 較。首先比較各種拔靴帶式電路，在單一元件推動不同電容負載的情形，示意如圖4.34 左；且規定訊號上升時間(Tr)與下降時間(Tf)的計算範圍為 20%~80%VDD，如圖4.34 右。
BS cell
VIN VOUT
CL
Tr Tf
0.8VDD
0.2VDD Output Signal
圖4.34 單一元件推動負載時的比較環境示意圖
0 10 20 30 40
0 100 200 300 400 500 600 700 800 900 1000 CL(fF)
Tr,Tf(ns)
2008VLSI 1997JSSC Type1 Type2
第四章 中繼器電路 由圖4.35 的模擬結果可知，訊號的上升下降時間與負載電容呈線性關係。接著比較 各種型態的表現：其中型態二拔靴帶式反相器的轉態時間最短，表現最好；而型態一拔 靴帶式反相器的轉態時間也有不錯的表現。
接著比較各種拔靴帶式元件的延遲功率乘積(Delay-Power Product)，如圖 4.36 的模 擬結果所示。延遲功率乘積為評估電路是否兼顧高速與低功率的重要指標，其值愈小，
代表此電路的表現愈好。
0 10 20 30 40 50 60
0 100 200 300 400 500 600 700 800 900 1000 CL(fF)
Delay*Power(10-16 )
2008VLSI 1997JSSC Type1 Type2
圖4.36 單一元件推動負載時的延遲功率乘積比較
由上圖4.36 的模擬結果，我們可以看出在負載電容慢慢增大時，型態一與型態二拔靴帶 式反相器電路的延遲功率乘積，在相較於其他類型電路之下，仍維持在相對低的數值，
因此表現較佳。2008VLSI 電路因為有過多的靜態功率消耗，使得在負載電容較小時，
延遲功率乘積最高；而當負載逐漸增加，1997JSSC 的延遲也逐漸增加，因此在大負載 電容時的遲功率乘積為最高。
第四章 中繼器電路
Total Length = 1cm
L L
0.15UI
0.8VDD
0.2VDD Output Signal
0.15UI
0 1000 2000 3000 4000 5000 6000 7000 8000 9000 10000 Length per Segment (um)
Tr,Tf(ns)
第四章 中繼器電路 圖4.38 為使用不同類型拔靴帶中繼器傳輸線系統的輸出上升與下降時間比較，由結 果可得知，型態二拔靴帶式中繼器系統所需的轉態時間較短，表現最佳；而 1997JSSC 拔靴帶式中繼器系統所需的轉態時間最長。其中型態一與1997JSSC 的拔靴帶式電路，
本身的升降壓效果將受到短路電流的影響較為嚴重，因此當傳輸線段長增加時，訊號的 轉態時間變長，電路產生的短路電流逐漸增加，導致拔靴帶式中繼器的升降壓效果降 低，中繼器的驅動能力也逐漸下降，因此輸出的轉態時間將快速增加。
圖4.39 為使用不同類型拔靴帶中繼器傳輸線系統可達的操作資料率比較，為了方便 觀察，圖4.40 為相同的模擬而縱軸改以對數形式呈現。由結果可看出，傳輸線系統可操 作的資料傳輸率與每線段的長度呈反比關係。大致來說，型態二拔靴帶式中繼器傳輸系 統可達的資料傳輸率最高，表現最好；而1997JSSC 中繼器傳輸系統可達的資料傳輸率 最差。
0 10 20 30 40 50
0 1000 2000 3000 4000 5000 6000 7000 8000 9000 10000 Length per Segment (um)
Data Rate(Mbps)
2008VLSI 1997JSSC Type1 Type2
圖4.39 拔靴帶式傳輸線系統最高資料傳輸率比較(考慮轉態時間)
第四章 中繼器電路
1 10 100
0 1000 2000 3000 4000 5000 6000 7000 8000 9000 10000 Length per Segment (um)
Data Rate(Mbps) (log scale)
2008VLSI
Output Eye Diagram
0.7UI
Output Eye Diagram L
BS INV BS INV BS INV
Total Length = 1cm
L L
L
BS INV BS INV BS INV
Total Length = 1cm
L L
圖4.41 拔靴帶式傳輸線系統的比較環境示意圖(考慮抖動)
第四章 中繼器電路
0 10 20 30 40
0 1000 2000 3000 4000 5000 6000 7000 8000 9000 10000 Length per Segment (um)
Data Rate(Mbps)
2008VLSI 1997JSSC Type1 Type2
圖4.42 拔靴帶式傳輸線系統可達的資料傳輸率比較(考慮抖動)
圖4.42 為輸出抖動的考量下，使用不同類型拔靴帶中繼器傳輸線系統可達的資料傳 輸率比較。由結果可知，在不同類型的拔靴帶式電路中，若有針對負責充放電的電晶體 作驅動能力改善的動作，在輸出抖動的表現上將會相對地表現較好，如型態二拔靴帶式 與VLSI2008 中繼器系統。而在此比較結果顯示，型態二拔靴帶式中繼器傳輸系統可達 到的資料傳輸率最高，表現最佳。
若同時考慮輸出訊號的轉態時間與抖動表現，則使用不同類型拔靴帶中繼器傳輸線 系統可達的資料傳輸率比較結果如圖4.43。觀察此結果，曲線的趨勢可分為兩部份：一 部份為當傳輸線每段長度較長時，代表中繼器的負載較大，此時資料傳輸率受限於輸出 訊號轉態時間的限制，因此資料傳輸率與每段長度呈反比關係；另一部分為當傳輸線每 段長度較短時，系統操作的資料傳輸率增加，但當操作資料傳輸率上升到一定程度時，
升降壓電容開始充電不及，導致輸出訊號抖動大幅增加，此時再縮短傳輸線每段的長
第四章 中繼器電路
Length per Segment (um)
Data Rate(Mbps)
2008VLSI 的計算方式為功率消耗除以資料傳輸率(Power/Data Rate)，單位為 pJ / bit，其值愈小代 表此系統表現愈好，兼顧了高速低功率的特色。
第四章 中繼器電路 Length per Segment (um)
Power / Data rate (10-3 pJ/bit)
2008VLSI
第五章 匯流排電路的實現