• 沒有找到結果。

第三章 實驗設計

3.2 薄膜物理特性量測設備與其運作原理

3.2.3 橢圓儀

橢圓儀之光源藉由偏光片與相位調整器產生僅有兩互相垂直的平面偏光,該 偏光投射至試片表面,兩互相垂的光波會產生偏離並反射至分析片,再藉由光源 偵測器接收反射之角度與光波偏離的改變量測到偏光解析角及相位差,最後再藉 由計算可得知薄膜厚度。該儀器之特點為所投入試片之光源對薄膜無任何結構性 的影響且量測所需時間極少,精確度極高。該儀器量測之概念圖如圖3-3所式[37]

和圖3-4為本實驗所使用之橢圓儀,與XRR相同。

圖3-3 橢圓儀概念圖[37]。

圖3-4 本研究實驗所用之橢圓儀。

3-2-4 電容器C-V與I-V電性測量

本研究實驗量測薄膜C-V電性是使用Agilent E4980,所量測試片之鋁電極面 積為300um,此為上電極,扇形狀區為下電極。除此之外,I-V電性量測試使用 Agilent B1500A,上電極之鋁電極面積為100um,扇形狀區也是為下電極。

3-2-5 原子力顯微鏡(Atomic Force Microscopy, AFM)

原子力顯微鏡是用來量測帶測物表面樣貌與粗糙度,用方均跟RMS或Ra表 示。其原理是藉由庫倫靜電力與凡德瓦吸引力使得探針在帶測物表面上下微幅震 動,儀器內用一雷射光照射在探針懸臂上面的鏡面表面產生反射,則其反射角度 會因上下微幅的震動而一直改變,這樣的改變經感測器接收,並經過電腦處理過 後,即可得知待測物之表面樣貌。由探針與待測物之接觸與否,及介於該兩者間,

有三種操作模式,每種操作模式各有優缺點,如表所示3-6 所式。還有另一種為 介於兩者之間,即所謂的輕敲式,此為本實驗所使用的量測方法。

表3-5 AFM兩種操作模式

操作模式 優點 缺點 適合待測物

接觸式 表面樣貌清楚 損傷待測物表面 材質較硬

非接觸式 不會損傷待測物 表面樣貌差 軟性材質

第四章 結果與分析

是最為關鍵的(critical),其次是 DC Power,最後則是氬氧比,這當中除了 RTA 之外,根據反應圖與反應表,DC Power 之影響力雖然小於 RTA,但也是對漏電 流有一定的影響力,故 RTA 與 DC Power 為明顯影響因子(significant effect factor),

所以當要優化漏電流時,必須先決定此兩項因子之水準數後,再微調非明顯因子 (insignificant)氬氧比。薄膜漏電流為望小型品質特性,帶入適當之訊雜比公式(2-9),

其值越高,漏電流越小,品質特性越好。所以,當電壓為-1 V,優化參數組合: RTA

℃時,已逼近或達到薄膜結晶溫度使得薄膜表面產生結晶,造成漏電流增加,該 爾-夫倫克爾發射(Poole-Frenkel emission)漏電流效應。當閘極偏壓為+1 V 時,漏 電流佔電晶體導通電流整體比例很小,氧化層缺陷所產生的影響,對整體電流成

表 4-1 V=-1 V 每因子與每個因子變動水準數之反應表 單位:dB

圖 4-1 電壓為-1 V,RTA 對漏電流的因子反應圖。

Level Factor RTA Ar/O2 DC Power

Level 1 -25.793 -56.265 -53.481 Level 2 -33.933 -40.245 -62.737 Level 3 -82.746 -45.961 -26.252

圖 4-2 電壓為-1 V,Ar/O2對漏電流的因子反應圖。

圖 4-3 電壓為-1 V,DC Power 對漏電流的因子反應圖。

圖 4-4 電壓為-1 V 漏電流,選取 RTA、Ar/O2、DC Power 變動水準。

表 4-2 偏壓為+1 V 之漏電流各影響因子之變動水準訊雜比 單位:dB

Factor Level

RTA Ar/O2 DC Power Level 1 -16.322 -21.393 -25.728 Level 2 -29.177 -35.910 -25.815 Level 3 -40.082 -28.278 -34.038

圖 4-5 電壓為+1 V 漏電流,RTA 因子反應圖。

圖 4-6 電壓為+1 V 漏電流,Ar/O2因子反應圖。

圖 4-7 電壓為+1 V 漏電流,DC Power 因子反應圖。

圖 4-8 電壓為+1 V 漏電流,選取 RTA、Ar/O2、DC Power 變動水準。

表 4-3 偏壓為-3 V 之電容值每個因子與每因子變動數之訊雜比 單位:dB

Level Factors RTA Ar/O2 DC Power

Level 1 16.923 16.861 16.617 Level 2 16.032 16.136 17.515 Level 3 16.127 16.085 14.915

圖 4-9 電壓為-3 V 電容值,選取 RTA、Ar/O2、DC Power 之變動水準。

圖 4-10 電壓為-1 V 漏電流優化解與直交表比較。

圖 4-11 電壓為-1 V 漏電流優化解與直交表比較。

圖 4-12 電壓為-1 V 漏電流優化解與直交表比較。

圖 4-13 電壓為-1 V 漏電流優化解與直交表比較。

圖 4-14 電壓為-1 V 漏電流優化解與直交表比較。

圖 4-15 電壓為+1 V 漏電流優化解與直交表比較。

圖 4-16 電壓為+1 V 漏電流優化解與直交表比較。

圖 4-17 電壓為+1 V 漏電流優化解與直交表比較。

圖 4-18 電壓為+1 V 漏電流優化解與直交表比較。

圖 4-19 電壓為+1 V 漏電流優化解與直交表比較。

圖 4-20 HfAlO 薄膜在不同溫度下之 XRD 圖。

圖 4-21 HfAlO 薄膜在不同溫度下之 XRD 圖。

圖 4-22 HfAlO 薄膜在不同溫度下之 XRD 圖。

圖 4-23 HfAlO 薄膜 C-V 特性曲線。

圖 4-24 HfAlO 薄膜 C-V 特性曲線。

圖 4-25 HfAlO 薄膜 C-V 特性曲線。

圖 4-26 HfAlO 薄膜 C-V 特性曲線。

圖 4-27 電容值 HfAlO 優化配方之 XRR。

表 4-4 田口直角表內各參數薄膜表面粗糙度數值 樣本編號 RTA

(℃)

Ar/O2

(SCCM)

DC Power (W)

RMS (nm)

#1 650 20/0 3 0.180

#6 750 20/4 3 0.426

#8 850 20/2 3 0.154

#2 650 20/2 6 0.106

#4 750 20/0 6 0.177

#9 850 20/4 6 0.148

#3 650 20/4 9 0.114

#5 750 20/2 9 0.115

#7 850 20/0 9 0.122

表 4-5 電容值最佳解與其他配方之 EOT 與電壓在-1V 時之漏電流 Recipe EOT(nm) J (A/ cm2)

Optimum 2.6 3.84E-08

#1 5.02 1.72E-05

#4 2.3 1.85E-04

#6 2.9 1.70E-05

#8 2.9 1.70E-03

#9 1.9 1.3E-06

圖 4-28 電容值優化配方與其他配方之分布情況。

第五章 結論與未來展望

5-1 田口法優化Al/HfAlO/Si電容器品質特性

本論文是用田口法設計安排電容器薄膜實驗,用相較全因子法較少的實 驗次數,就能找出最佳的參數配方。單純就以漏電流來說,當電壓為-1 V時,

較佳之品質特性組合為RTA 650 ℃,氬氧比20/4及DC Power為9 W時,擁有 最低的漏電流,即此時使用HfAlO為薄膜之電容器操作在-1 V時,漏電流品 質特性為較好。當薄膜之電容器操作在+1 V時,較佳之配方為RTA為 650

℃,氬氧比20/0與DC Power 6 W時,漏電流品質特性為較好的。綜合以上兩 種情況,可得知溫度為最關鍵的因子,隨者溫度的升高,漏電流有較大的趨 RTA為650 ℃,氬氧比為20/0,DC Power為6 W時是較好之配方組合。

5-2 未來展望

本研究利用田口法優化HfAlO薄膜,其結果藉由電性與物性量測結果分

析相符,所以亦可將此改良式的實驗設計方法推廣至更多的種類之薄膜材料 品質特性優化,期許達到很有效率地找出較佳的參數組合之品質特性。

參考文獻

[1] G. Taguchi, “Taguchi methods in LSI fabrication process”, proceedings of IEEE International Workshop on Statistical Methodology, 2001. pp.1-6.

[2] D. Clausing, “Taguchi methods to improve the development process”, Proceedings of IEEE International Conference on Communications, 1988, pp.826-832.

[3] 李輝煌,”田口方法品質設計的原理與實務”,高立圖書有限公司出版,

2011.

[4] S. Stoica, “Robust test methods applied to functional design verification”, Proceedings of the International Test Conference, 2008, pp. 848 –857.

[5] M. Severgnini, L. Pattini, C. Consolandi, E. Rizzi, C. Battaglia, G. D. Bellis, and S. Cerutti, “Application of the Taguchi method to the analysis of the deposition step in microarray production”, Journal of IEEE Transactions on NanoBioscience, vol. 5, pp. 164 –172, 2006.

[6] T. Cahyadi, P. Y. Tan, M. T. Ng, T. Yeo, J. J. Boh, and B. Fun, “The use of Taguchi method for process design of experiment to resolve gate oxide integrity issue”, Proceedings of IEEE International Integrated Reliability Workshop, pp.

128 – 131, 2009.

[7] J. Bardeen and W. H. Brattrain, “A semi-conductor triode”, Physical Review 74, 230, 1948.

[8] W. Shockley, “The theory of p-n junction in semiconductors and p-n junction transistors”, Bell System Technical Journal 28, 435, 1949.

[9] S. M. Sze and K. K. Ng, Physics of Semiconductor Devices, 3rd ed., Wiley, New York , 2007.

[10] W. G. Pfann and C. G. B. Garrett, “Semiconductor varactors using surface space-charge layers”, Proc. IRE 47, 2011, 1959.

[11] S. M. Sze and K. K. Ng, Physics of Semiconductor Devices, 3rd ed., Wiley, New York, 2007.

[12] 劉傳璽、陳進來,”半導體物理元件與製程-理論與實務”,五南文化出版社,

2006.

[13] B. E. Deal, M. Sklar, A. S. Grove, and E. H. Snow, “Characteristics of the

surface-state charge of thermally oxidized silicon”, Journal of The Electrochemical Society 114, 266, 1967..

[14] D. A. Buchanan, “Scaling the gate dielectric: Materials, integration, and reliability”, IBM J. Res. Dev. 43, 245, 1999.

[15] G. E. Moore, The Experts Look Ahead 38, 8, 1965.

[16] G. D. Wilk, R. M. Wallace, and J. M. Anthony, “High-k gate dielectrics: current status and materials properties considerations”, Journal of Applied Physics 89, 5243, 2001.

[17] H. S. Momose, M. Ono, T. Yoshitomi, T. Ohguro, S. Nakamura, M. Saito, and H.

Iwai, “1.5 nm direct-tunneling gate oxide Si MOSFET’s”, IEEE Transactions On Electron Devices 43, 1233, 1996.

[18] C. H. Choi, K. H. Oh, J. S. Goo, Z. Yu, and R. W. Dutton, “Direct tunneling current model for circuit simulation”, IEDM Technical Digest, 735, 1999.

[19] G. D. Wilk, R. M. Wallace, and J. M. Anthony, “High-k gate dielectrics: current status and materials properties considerations”, Journal of Applied Physics 89, 5243, 2001.

[20] F. C. Chiu, S. K. Fan, K. C. Tai, and J. Y. Lee,” Electrical characterization of tunnel insulator in metal insulator tunnel transistors fabricated by atomic force microscope”, Applied Physics Letters 87, 243506-1, 2005.

[21] S. Pan, S. J. Ding, Y. Huang, Y. J. Huang, D. W. Zhang, L. K. Wang, and R. Liu,

“High-temperature conduction behaviors of HfO2 /TaN-based metal-insulator-metal capacitors”, Journal of Applied Physics 102, 073706-1 , 2007.

[22] C. H. Liu, H. W. Chen, S. Y. Chen, H. S. Huang, and L. W. Cheng, ”Current conduction of 0.72 nm equivalent-oxide-thickness LaO/HfO2 stacked gate dielectrics”, Applied Physics Letters 95, 012103, 2009.

[23] Y. Li, J. Zhu, H.Liu, and Z. Liu, “Fabrication and characterization of Zr-rich Zr-aluminate films for high-k gate dielectric applications”, Microelectronic Engineering 83, 1908, 2006.

[24] P. W. Peacock and J. Robertson, “Behavior of hydrogen in high dielectric constant oxide gate insulators”, Applied Physics Letters 83, 2025, 2003.

[25] J. Robertson, “Electronic structure and band offsets of high-dielectric-constant gate oxides”, Materials Research Society 27, 217, 2002.

[26] W. J. Qi, R. Nieh, B. H. Lee, L. Kang, Y. Jeon, and J. C. Lee, “Electrical and reliability characteristics of ZrO2 deposited directlyon Si for gate dielectric application”, Applied Surface Science 77, 3269, 2000.

[27] R. Mahapatra, G. S. Kar, C. B. Samantaray, A. Dhar, D. Bhattacharya, and S. K.

Ray, “ZrO2 as a high-k dielectric for strained SiGe MOS devices”, Bulletin of Materials Science 25, 455, 2002.

[28] J. McPherson, J. Kim, A. Shanware, H. Mogul, and J. Rodriguez, “Proposed universal relationship between dielectric breakdown and dielectric constant”, IEDM Tech. Digest, Digest, 633, 2002.

[29] P. M. Abdala, M. C. A. Fantini, A. F. Craievich, and D. G. Lamas,” Crystallite size-dependent phases in nanocrystalline ZrO2-Sc2O3”, Phys. Chem, Chem. Phys.

12, 2822, 2010.

[30] N. L. Zhang, Z. T. Song, Q. Wan, Wan, Q. W. Shen, and C. L. Lin “ Interfacial and microstructural properties of zirconium oxide thin films prepared directly on silicon”, Appl. Sur. Sci. 202, 126, 2002.

[31] M. Gutowski, J. E. Jaffe, C. L. Liu, M. Stoker, R. I. Hegde, R. S. Rai, and P. J Tobin, “Thermodynamic stability of high-k dielectric metal oxides ZrO2 and HfO2

in contact with Si and SiO2”, Appl. Phys. Lett. 80,1897, 2002.

[32] H. S. Choi, K. S. Seol, D. Y. Kim, and J. S. Kwak, “Thermal treatment effects on interfacial layer formation between ZrO2 thin films and Si substrates”, Vacuum 80, 310, 2005.

[33] Y. H. Wu, L.L. Chen, W. C. Chen, C. C. Lin, M. L. Wu, Jia-Rong Wu, “ MOS devices with tetragonal ZrO2 as gate dielectric formed by annealing ZrO2/Ge/ZrO2 laminate”, Microelectronic Engineering, 88, pp.1361-pp1364, 2011.

[34] G. He, Q. Fang, M. Liu, L. Q. Zhu, and L. D. Zhang, “The structural and interfacial properties of HfO2/Si by the plasma oxidation of sputtered metallic Hf thin films”, J. Cryst. Groth 268, 155, 2004.

[35] L. Kang, B. H. Lee, W. J. Qi, Y. Jeon, R. Nieh, S. Gopalan, K. Onishi, and J. C.

Lee, “Electrical characteristics of highly reliable ultrathin hafnium oxide gate dielectric”, IEEE Electron Device Letters 21, 181, 2000.

[36] W. Zhu, T. P. Ma, T. Tamagawa, Y.Di, J. Kim, R. Carmthers, M. Gibson, and T.

Furukawa, “HfO2 and HfAlO for CMOS: thermal stability and current transport”, IEDM Technical Digest, 463, 2001.

[37] 白目靖寬、吉田貞史,”薄膜工程學”,全華科技圖書股份有限公司,2006。

自 傳

黃易寒,臺灣桃園人,2009年九月進入台灣師範大學就讀研究所,很榮幸能跟隨 王偉彥教授與劉傳璽教授從事半導體方面的研究。指導老師們自由開放的研究氣 氛讓我很徹底的了解與感受到獨立自主研究精神的重要性,因為唯有自己學會如 何釣魚的方法才是長久之計,所以受到此風氣的感召,獲益非淺,最後也不辜負 老師們的辛苦栽培與指導,順利完成學業。

學 術 成 就

Y. H. Huang, Y. L. Chen, J. Y. Chen, W. Y. Wang, and C. H. Liu “Development and Verification of PSO (Particle Swarm Optimization) Integrated with Taguchi Method ”, Proceedings of the SIRCon 2011, International conference on Service and Interactive Robotics, 2011, pp36-pp40.

相關文件