∑
== +
20481
2 n
RES
n Y
N
THD
(18)圖 2-18 以Σ−Δ調變器為基礎的自我測試電路的雜訊與諧波估算電路
介紹完所有的輸出響應分析器的元件之後，發現分析器只使用到了一
個串列乘法器，沒有使用到任何的並列乘法器。元件的組成為暫存器、加法
器、多工器及二補數估算電路所以能有效降低輸出響應分析器面積。
2.4 系統模擬結果
介紹完數位弦波產生器及輸出響應分析器後將介紹系統的模擬結果。下圖
2-19 至 2-24 分別為輸入振幅-6 dBFS 頻率為 1 KHz 至 6 KHz 的弦波，圖中藍實
線為測試訊號經過待測物Σ−Δ比數位轉換器的輸出響應頻譜圖，紅實線為將輸出
響應訊號去除偏移誤差以及主訊號頻率之所剩下的雜訊及諧波頻譜圖。再將不同
頻率之結果整理成下表 2-2。
2 4 6 8 10 12 14 16 18 20 22 24
Power Spectrum Density [dBFS/bin]
Frequency [KHz]
Spectrum of the decimation Y"MUT(Z") Cumulative THD+N power of the decimation Y"
MUT(Z") Spectrum of Y"
RES(Z")
Cumulative THD+N powe of Y"R ES(Z")
Power Spectrum Density [dBFS/bin]
Frequency [KHz]
Spectrum of the decimation Y"
MUT(Z") Cumulative THD+N power of the decimation Y"
MUT(Z") Spectrum of Y"
RES(Z")
Cumulative THD+N powe of Y"R ES(Z")
圖 2-20 以Σ−Δ調變器為基礎的自我測試電路模擬結果(2 KHz)
2 4 6 8 10 12 14 16 18 20 22 24
Power Spectrum Density [dBFS/bin]
Frequency [KHz]
Spectrum of the decimation Y"
MUT(Z") Cumulative THD+N power of the decimation Y"
MUT(Z") Spectrum of Y"
RES(Z")
Cumulative THD+N powe of Y"R ES(Z")
Power Spectrum Density [dBFS/bin]
Frequency [KHz]
Spectrum of the decimation Y"MUT(Z")
Cumulative THD+N power of the decimation Y"MUT(Z") Spectrum of Y"RES(Z")
Cumulative THD+N powe of Y"RES(Z")
圖 2-22 以Σ−Δ調變器為基礎的自我測試電路模擬結果(4KHz)
2 4 6 8 10 12 14 16 18 20 22 24
Power Spectrum Density [dBFS/bin]
Frequency [KHz]
Spectrum of the decimation Y"MUT(Z")
Cumulative THD+N power of the decimation Y"
MUT(Z") Spectrum of Y"
RES(Z")
Cumulative THD+N powe of Y"R ES(Z")
Power Spectrum Density [dBFS/bin]
Frequency [KHz]
Spectrum of the decimation Y"
MUT(Z") Cumulative THD+N power of the decimation Y"
MUT(Z") Spectrum of Y"
RES(Z")
Cumulative THD+N powe of Y"RES(Z")
圖 2-24 以Σ−Δ調變器為基礎的自我測試電路模擬結果(6KHz)
表 2-2 以Σ−Δ調變器為基礎的自我測試電路模擬結果比較表
Frequency
Result
1 KHz 2KHz 3KHz 4KHz 5KHz 6KHz
BIST result 77.12 dB 75.92 dB 75.70 dB 75.20 dB 75.11 dB 73.88 dB
FFT result 76.53 dB 76.58 dB 76.37 dB 75.78 dB 75.78 dB 75.28 dB
Differency 0.59 dB 0.66 dB 0.67 dB 0.68 dB 0.67 dB 1.40 dB
圖 2-25 以Σ−Δ調變器為基礎的自我測試電路量測結果
上圖 2-25 為宋宏慶學長論文中，將以Σ−Δ調變器為基礎的自我測試電路燒
錄至 FPGA 所得之量測結果。如同預期，由於數位弦波產生器效能隨頻率增加而
下降，當輸入頻率大於 6 KHz 自我測試電路的精準度同樣地隨頻率增加而下降。
2.5 系統優缺點分析
此章節中，主要介紹了以Σ−Δ調變法為基礎的自我測試電路設計，搭配簡化後之
控制弦波最佳密合法，可以讓所使用的面積更精簡，以達到自我測試系統低額外
面積的要求。但如同 2.4 小節所模擬結果得知，當測試頻率由 1 KHz 上升到 6 KHz
時，可發現皆測量的誤差越來越大，使得系統的測量頻寬有所限制，其中原因也
就是我們能加以改進的地方，將會在下章節介紹。
第三章 改良型以 Σ − Δ 調變為基礎的自我測試系統
3.1 使用二階
Σ−Δ階調變器的數位弦波產生器的缺點
當使用二階Σ−Δ數位調變弦波振盪器時，其中二階Σ−Δ調變器的訊號轉移函
數設計為具有一個暫存器的延遲。雖然其 STF 不為一，但經由改變振盪迴路中的
暫存器位置，仍能使得數位弦波振盪器具有相同的迴路增益。圖 3-1 為該二階 Δ
−
Σ 調變器架構圖。
圖 3-1 二階Σ−Δ調變器架構圖
由第二章的模擬結果可以得知，當我們的測試訊號頻率越來越高時，所得到
的測試準確度則越來越低。然而，因為Σ−Δ調變器的輸出並不只有訊號部分，也
包含雜訊轉移函數(Noise Transfor Function, NTF) 部分，後者則會影響到振
盪器的穩定性及輸出的訊號對雜訊及總諧波比(Signal to Noise and total
harmonic Distortion Ratio, SNDR)。接下來我們分析推導使用二階數位弦波振
盪器及數位二階Σ−Δ調變弦波振盪器會有何不同。下式(19)為二階數位弦波振盪
器所推導出的迴路增益(Loop gain)及特徵方程式(Characteristic equation)
Characteristic equation,
( )
接下來對數位二階Σ−Δ調變弦波振盪器做整理及分析，從振盪頻率 1 KHz 到
23 KHz 模擬得到各個訊號對雜訊及總諧波比可整理得到下圖 3-2。
圖 3-2 二階Σ−Δ數位調變弦波振盪器 1 KHz 到 23 KHz 頻率分析圖
由 1 KHz 到 23 KHz 頻率分析圖中可發現假設待測物的訊號對雜訊及總諧波
比約為 70 dB，二階Σ−Δ調變器數位弦波振盪器的訊號對雜訊及總諧波比在大於
待測物約 12 dB 的情況之下只能夠測量到約 6 KHz 的輸入頻率。下式(22)為數位
二階Σ−Δ調變弦波振盪器特徵方程式中不希望出現的分項。若此項之值越小則越
能夠保證振盪器持續穩定的振盪。如果使用三階的Σ−Δ調變器其在頻寬內的雜訊
轉移函數將會來得比二階更小，所以能使得振盪器相對穩定。下圖 3-3 表示當數
( ) ( )
波產生器中三階零點分離Σ−Δ調變器之架構圖。其訊號轉移函數為一，其中 g1
係數能改變此三階Σ−Δ調變器中兩個零點的位置如同下圖 3-5 所示。
圖 3-4 三階零點分離Σ−Δ調變器構架圖
圖 3-5 三階Σ−Δ調變器單位圓上零點分離圖
3.2.1 數位弦波產生器之模擬結果
調變器中零點分離的作用為將零點移至頻寬內，而使得讓三階Σ−Δ調變器在
頻寬內有更好的訊號對雜訊及總諧波比，進而讓自我測試電路能夠量測到更高的
頻寬。接下來，我們比較在不同頻率所量到的訊號對雜訊及總諧波比，所使用的
數位Σ−Δ調變弦波產生器分別為使用二階與三階及三階零點分離Σ−Δ調變器，整
理之後可得到下圖 3-6 效能比較圖。
圖 3-6 二、三階及三階零點分離Σ−Δ調變器的數位弦波產生器效能比較圖
由圖 3-6 中可得知假設待測物的訊號對雜訊及總諧波比約為 75 dB，數位二
階Σ−Δ調變弦波振盪器的訊號對雜訊及總諧波比在大於待測物約 12 dB 的情況之
下，只能夠測量到約 6 KHz 的輸入頻率。然而使用三階零點分離Σ−Δ調變器的數
位弦波產生器，在相同大於待測物約 12 dB 的情況之下，估計能夠測量到約 20 KHz
的頻寬，大幅改進了測量頻寬。
3.2.2 硬體成本比較
由上一小節可知使用三階零點分離Σ−Δ調變器的數位弦波產生器，能較原先
使用二階Σ−Δ調變器增加 14 KHz 的測量頻寬，但相對的硬體面積也會增加。以
下使用 0.18um 製程來做電路合成，以比較二階與三階零點分離Σ−Δ調變器的數
位弦波產生器的硬體成本的差異，整理成下表 3-1。
表 3-1 二階與三階零點分離Σ−Δ調變器的數位弦波產生器之成本比較表
2nd-order 3rd-order with zero overhead BSG 2.35 k 3.05 k 29.79 %
3.3 系統模擬結果
分析完硬體成本的比較與數位弦波產生器的效能後，這裡對使用數位三階零
點分離Σ−Δ調變弦波產生器的整個自我測試系統做模擬。下圖 3-7 為當激發源為
振幅是-6dBFS 頻率為 1 KHz 之弦波時之模擬結果。圖中藍實線為測試訊號經過待
2 4 6 8 10 12 14 16 18 20 22 24 -140
-120 -100 -80 -60 -40 -20 0
Power Spectrum Density [dBFS/bin]
Frequency [KHz]
Spectrum of the decimation Y"MUT(Z")
Cumulative THD+N power of the decimation Y"MUT(Z") Spectrum of Y"RES(Z")
Cumulative THD+N power of Y"RES(Z")
圖 3-7 改良型以Σ−Δ調變器為基礎的自我測試電路模擬結果(1 KHz)
測物Σ−Δ類比數位轉換器的輸出響應頻譜圖，紅實線為將輸出響應訊號去除偏移
誤差以及主訊號頻率之所剩下的雜訊及諧波(THD+N) 。與第二章中改良前以Σ−Δ
調變器為基礎的自我測試電路模擬結果比較，能發現改良型的雜訊密合度較高，
即表示能有較好的測量準確度。接下來，以相同的弦波振幅改變其頻率，測量改
良型以Σ−Δ調變器為基礎的自我測試電路。經個整理後能得到下圖 3-9。由圖中
可發現，當測試頻率超過 16 KHz 之後準確度下降，主要由於製程的偏移會對類
比電路造成相位偏移誤差，當頻率越高影響越嚴重。在此架構中採用固定相位延
2 4 6 8 10 12 14 16 18 60
65 70 75 80
SNDR (dB)
2 4 6 8 10 12 14 16 18-140
-120 -100 -80 -60
Oscillation frequency (KHz)
Power (dBFS)
BIST result FFT result Residue tone
圖 3-8 改良型以Σ−Δ調變器為基礎的自我測試電路模擬結果(1 to 18 KHz)
遲之相位補償器，因此限制住測試頻寬而非數位弦波產生器。使得自我測試系統
所量測頻寬約為 16 KHz，與預期的結果有些微的不同，但結果也大幅的提升自我
測試系統的量測頻寬。經過模擬結果的計算，從測試頻率 1 KHz 到 16 KHz 所測
量到結果與使用快速富利葉轉換的平均誤差為 0.74 dB，最大誤差為在 11 KHz
的 1.87 dB。
3.4 硬體實現與自動化佈局及下線
經過實驗模擬之後，我們將整個數位部分包含降頻濾波器以及自我測試電路
以高階硬體描述語言編寫出程式碼，之後經過 Cadence 公司之 Verilog 硬體描述
語言模擬器(NC-Verilog)模擬無誤後，再使用 SYNOPSYS 公司所發展的合成軟體
Design Compiler 來合成。以下表 3-2 為系統合成後系統成本比較表，同樣再以
硬體描述語言模擬器(NC-Verilog)模擬
表 3-2 未改良與改良型以Σ−Δ調變器為基礎的自我
測試電路硬體成本比較表(0.18um 製程)
2nd-order
3rd-order with zero
overhead
Total BIST System
11.9k 13.3k 11.76%
邏輯匣層(Gate level)無誤後即可使用 Cadence 公司的自動化佈局軟體 SoC
Encounter (RTL to GDS2)自動佈局和驗證。再與類比待測電路整合以 0.35um 2P4M
CMOS 製程下線，下圖為晶片照相圖。總晶片面積包含待測物類比數位轉換器、數
位降頻濾波器、以及自我測試電路面積大小約為2.335×2.722 mm2。
圖 3-9 晶片照相圖
3.5 晶片量測結果
晶片經過以封裝規格 QFP100(20x14)封裝後，及使用安捷倫邏輯分析儀
(Agilent 16702B Logic analysis System)、安捷倫訊號產生器(Agilent 33250A
80 MHz AWG)、安捷倫電源供應器(Agilent E3610A power supply)、安捷倫示波
器(Agilent 54832D 1 GHz Mixed-signal Oscilloscope)等儀器做晶片量測。其
中，由邏輯分析儀輸入係數與接收資料，再經過 MATLAB 分析，能得到下圖 3-10
至 3-15 為不同頻率之下的測量結果。經過量測結果統計整理後可得圖 3-16 為
2 4 6 8 10 12 14 16 18 20 22 24
Power Spectrum Density [dBFS/bin]
Frequency [KHz]
Spectrum of the MUT output
Cumulative THD+N power of the MUT output Spectrum of the power estimator input
Cumulative THD+N power of the power estimator input
圖 3-10 改良型以Σ−Δ調變器為基礎的自我測試電路量測結果(1KHz)
Power Spectrum Density [dBFS/bin]
Frequency [KHz]
Spectrum of the MUT output
Cumulative THD+N power of the MUT output Spectrum of the power estimator input
Cumulative THD+N power of the power estimator input
圖 3-11 改良型以Σ−Δ調變器為基礎的自我測試電路量測結果(2KHz)
2 4 6 8 10 12 14 16 18 20 22 24
Power Spectrum Density [dBFS/bin]
Frequency [Hz]
Spectrum of the MUT output
Cumulative THD+N power of the MUT output Spectrum of the power estimator input
Cumulative THD+N power of the power estimator input
圖 3-12 改良型以Σ−Δ調變器為基礎的自我測試電路量測結果(3KHz)
Power Spectrum Density [dBFS/bin]
Frequency [KHz]
Spectrum of the MUT output
Cumulative THD+N power of the MUT output Spectrum of the power estimator input
Cumulative THD+N power of the power estimator input
圖 3-13 改良型以Σ−Δ調變器為基礎的自我測試電路量測結果(5KHz)
2 4 6 8 10 12 14 16 18 20 22 24
Power Spectrum Density [dBFS/bin]
Frequency [KHz]
Spectrum of the MUT output
Cumulative THD+N power of the MUT output Spectrum of the power estimator input
Cumulative THD+N power of the power estimator input
圖 3-14 改良型以Σ−Δ調變器為基礎的自我測試電路量測結果(10KHz)
Power Spectrum Density [dBFS/bin]
Frequency [KHz]
Spectrum of the MUT output
Cumulative THD+N power of the MUT output Spectrum of the power estimator input
Cumulative THD+N power of the power estimator input
圖 3-15 改良型以Σ−Δ調變器為基礎的自我測試電路量測結果(16KHz)
0 2 4 6 8 10 12 14 16 18 65
70 75 80
Input frequency (KHz)
SNDR (dB)
0 2 4 6 8 10 12 14 16 18
-100 -80 -60
Power (dBFS)
Residue tone FFT result BIST result
圖 3-16 改良型以Σ−Δ調變器為基礎的自我測試電路量測結果比較圖
圖 3-16 改良型以Σ−Δ調變器為基礎的自我測試電路量測結果比較圖