在探討封裝效應的部分，類型一的電晶體分別探討了電晶體所 在位置、閘極寬度、凸塊材料等因素，結果列於表 4-6~10 中，在閘 極寬度的部分可發現閘極寬度越小封裝效應對其所造成的影響會越 大；在位置的部分可分為晶片中的三個位置以及凸塊上三個位置，共 九個位置，在晶片位置的部分，發現在晶片邊界有明顯不同於其他兩 位置的影響，在凸塊位置的部分，當電晶體位於凸塊中心上方，其 X 方向應力會受到較大的影響，而當電晶體位於凸塊間距上方，其 Y 方向應力會受到較大的影響，且當電晶體位於晶片邊界以及凸塊邊緣 的位置時，當凸塊材料由含鉛材料改變為無鉛材料會對通道應力值為
生極為顯著的改變；
類型二的電晶體則分別探討了封裝效應以及改變構裝體材料所 造成之影響，最後由圖4-56 發現封裝效應在 X 以及 Z 方向對電晶體 之通道應力之影響較大(~150MPa)，Y 方向之影響則較小(~20MPa)。
在改變材料的探討部分，可看出改變基板核心的材料會有較顯著對電 子通道處應力的影響，當基板核心材料由 Core_A 改變成 Core_B 時，
其通道應力會減少約25MPa (~17%)。
綜觀以上之分析結果，可歸納為以下幾點結論：
1. 隨著元件尺寸的縮微，半導體製程中所產生之內應力對於電子通 道處之影響將更趨明顯，對於藉由改變電子通道處應力，以增強 產
晶片效能的應變矽 越需要被考慮。
2. 通
5. 當電
技術，此效應在設計時將越來
道應力會隨著閘極寬度增加而減少，會隨著閘極高度增加而增 加。
3. 閘極寬度越小，封裝效應對其所造成的影響會越大。
4. 在晶片邊界有明顯不同於晶片中心或界於晶片中心與邊界處之影 響。
晶體位於凸塊中心上方，其 X 方向應力會受到較大的影響；
而當電晶體位於凸塊間距上方，其Y 方向應力會受到較大的影響。
6. 當電晶體位於晶片邊界以及凸塊邊緣的位置時，當凸塊材料由含 鉛材料改變為無鉛材料會對通道應力值為產生極為顯著的改變 7. 封裝效應對 X、Z 方向(水平方向)應力的影響較 Y 方向(垂直方向)
應力明顯。
8. 本研究中所採用之基板核心材料的改變相較於底膠材料的改變，
會較為明顯影響電晶體電子通道處之應力。
參考文獻
[1] G. E. Moore, "Cramming More Components onto Integrated
Semiconductors, 2003 Edition," International SEMATECH: Austin, 2003.
魏拯華，李敏鴻，劉致為，「奈米電子學」，臺大出版中心， 。
Technique for High Performance 55nm CMOS," International Electron Devices Meeting, pp. 27-30, 2002.
Circuits," Electronics, Vol. 38, 1965.
[2] S. I. Association, "The International Technology Roadmap for
[3] 2006
[4] K. Ota, K. Sugihara, H. Sayama, T. Uchida, H. Oda, T. Eimori, H.
Morimoto and Y. Inoue, "Novel Locally Strained Channel
[5] T. Ghani, M. Armstrong, C. Auth, M. Bost, P. Charvat, G. Glass, T.
Hoffmann, K. Johnson, C. Kenyon, J. Klaus, B. McIntyre, K.
Volume Manufacturing Logic Technology Featuring Novel 45nm Gate Length Strained Silicon CMOS Transistors," International
Chan, B. C. Perng, C. C. Sheu, P. Y. Tsai, L. G. Yao, C. L. Wu, T. L.
Lee, C. J. Chen, C. T. Wang, S. C. Lin, Y. C. Yeo and C. Hu, ring 3D Strain
3.7.1-3.7.4, 2003.
Mistry, A. Murthy, J. Sandford, M. Silberstein, S. Sivakumar, P.
Smith, K. Zawadzki, S. Thompson and M. Bohr, "A 90nm High
Electron Devices Meeting, pp. 11.6.1-11.6.3, 2003.
[6] C. H. Ge, C. C. Lin, C. H. Ko, C. C. Huang, Y. C. Huang, B. W.
"Process-Strained Si (PSS) CMOS Technology Featu
Engineering," International Electron Devices Meeting, pp.
[7] Y. Jeon, G. C. F. Yeap, P. Grudowski, T. Van Gompel, J. Schmidt, M. Hall, B. Melnick, M. Mendicino, and S. Venkatesan, "The Impact of STI Mechanical Stress on The Device Performance of 90
Technology Node with Different Substrates and Isolation p. 164-165, 2003.
[8] P. R. Chidambaram, B. A. Smith, L. H. Hall, H. Bu, S.
akravarthi, Y. Kim, A. V. Samoilov, A. T. Kim, P. J. Jones, R. B.
Grider, "35% Drive Current Improvement From Recessed-SiGe Drain Extensions on 37nm Gate Length PMOS," Symposium on
re Direction of CMOS," International Symposium on VLSI Technology, Systems, and Applications, pp. 1-2, 2006.
ANSYS 7.0 電腦輔助工程分析實務」，全華科技圖書
asticity," 2nd Edition, World Scientific, 1990.
2] ANSYS user manual 10.0, 2005.
[13] N. Mohta and S. E. Thompson, "Strained Si-The Next Vector to Extend Moore's Law," IEEE Circuits and Devices Magazine, 2005.
[14] 程仲陞，「製程參數對局部應變矽金氧半電晶體的影響」，碩士 論文，國立清華大學電子工程研究所，2006。
nm
Processes," IEEE International SOI Conference, p
Ch
Irwin, M. J. Kim, A. L. P. Rotondaro, C. F. Machala and D. T.
VLSI Technology, pp. 48-49, 2004.
[9] S. E. Thompson and S. Guangyu, "Strained Si and the Futu
[10] 陳精一，「
股份有限公司，2003。
[11] S. F. Borg, "Fundamentals of Engineering El
[1