第一章 緒論
1.1 研究背景與動機
近幾年，隨著無線通訊迅速的發展， 它已成為日常生活中不可或缺的一部 分，而 K 頻帶有應用在車用雷達系統頻段，歐盟為 21.55~26.75 GHz，美國為 22~29 GHz，另外 K 頻帶還應用在工業、科學、醫療頻帶(ISM band)、無線電天文學 (18.2~25.2 GHz)、衛星間的連結、地球探測衛星，未來第五代行動通訊有可能會 發展在此頻帶。
對於無線收發器來說，功率放大器扮演著重要的角色，它會直接影響訊號涵 蓋的範圍和訊號的品質，以往為了達高輸出功率與高效率，設計上會以砷化鎵 (GaAs)製程為主，由於砷化鎵製程有不錯的電路特性且操作頻率較高，由於成本 較高，良率不佳，且不易於系統整合。然而 CMOS 製程有著低成本及系統晶片整 合的優點，像現在的無線通訊裝置越做越小，CMOS 晶片整合可能會成為未來新 的趨勢，而如何在低功率消耗下能有較佳的電路特性為 CMOS 射頻積體電路的一 大挑戰。因此，本論文所設計的射頻接收器前端電路皆採用 CMOS 製程來實現。
2
1.2 文獻探討
如上一節所述，互補式金氧半導體製程(CMOS process)的優勢，使得功率放 大器逐漸朝 CMOS 發展，亦有許多 CMOS 功率放大器的設計被提出[1]-[6]，如表 1-1。由於製程限制，單一功率電晶體之輸出功率有限[1]-[3]，為了提升輸出功率，
有一些功率結合技術相繼被提出，最簡單的方式為直接結合(Direct combine)技術 [4][5]，直接將功率電晶體元件並聯結合，再進行輸出匹配；另外還有直接並聯功 率放大單元的電流結合技術[6]。
由於並聯有功率電晶體元件或功率放大單元會有低阻抗的限制，因此邊壓器 結合(Transformer Combine)技術也是另一種較常使用的功率結合技術[7][8]，藉由 變壓器達到功率結合，並且同時進行阻抗轉換完成匹配。
為了要再進一步提升變壓器功率放大器之輸出功率，主要有兩種方式，分別 為電壓結合(Voltage Combine) 和電流結合(Current Combine)，電壓結合技術亦稱 為串聯結合變壓器 (Series Combining Transformer, SCT)技術[9]，藉由堆疊變壓器 來累積每一功率放大單元之電壓來提升輸出功率；而電流結合技術又分為兩種，
並聯結合變壓器(Parallel Combining Transformer, PCT)技術和變壓器電流結合 (Current Combining Transformer, CCT)技術[10]，並聯結合變壓器技術是藉由堆疊 變壓器來累積每一功率放大單元之電流來提升輸出功率；變壓器電流結合技術為 直接並聯變壓器之功率放大器，結合每一變壓器之功率放大器的電流，進而提升 輸出功率，是一種簡單的功率結合技術。還有並串聯結合變壓器(Parallel -Series Combining Transformer, PSCT)[10]，藉由堆疊變壓器來累積每一功率放大單元之 電流和電壓來提升輸出功率。
另外還有堆疊組態(Stacked)[11]，藉由堆疊電晶體來提升 CMOS 的崩潰電壓，
同時可以提高功率電晶體元件阻抗，縮短匹配路徑。
3
Direct combine, Cascode*4 Current combine
18-23 22.5 16.2 3.6 20.1 9.3 0.79
[7]
65-nm CMOS
2-stages, Cascode
+Transformer 19 22 19 2.4 23.8 25.1 0.96
[8] 90-nm CMOS
2-stages, Cascode +transformer
21 26.9 18.5 2.4 20.4 13.3 0.74
[9]
0.18-μm CMOS
2-stages, Cascode
+SCT 24 15 17 3.6 23.5 12 0.51
[10]
65-nm CMOS
1-stages, Cascode
+4-way CCT 23.5 10.2 23.9 2.4 26.1 19.3 0.64
4
1.3 研究成果
本論文提出兩個應用於 K 頻帶的功率放大器，採用不同的功率結合技術，晶 片使用標準 0.18 μm CMOS 製程，並透過國家晶片中心(CIC)協助所有晶片的下線 驗證其特性。
第一個電路為變壓器功率結合技術之 K 頻帶功率放大器，採用半圈變壓器 (Half-turn Transformer)實現功率結合與阻抗轉換以達到節省面積，晶片佈局面積 為 0.29 mm2，功率消耗為 182.4 mW，量測結果在 23.5GHz 時，增益為 12 dB，
飽和輸出功率(Psat)為 22.5 dBm，1dB 增益壓縮輸出功率(OP1dB)為 18.1 dBm，最 高功率輔助效率(PAE)為 21.8%。
第二個電路為變壓器電流結合技術之 K 頻帶功率放大器，將前一章設計的功 率放大器運用變壓器電流結合技術(Current Combine Transformer)來提升輸出功率，
將功率放大單元直接並聯在進行匹配，而為了要提高增益，採用兩級功率放大器 進行設計，晶片佈局面積為 0.97 mm2，功率消耗為 1.2 W，量測結果在 23GHz 時，增益為 19.5 dB，飽和輸出功率(Psat)為 24.9 dBm，1 dB 增益壓縮輸出功率(OP1dB) 為 20.6 dBm，最高功率輔助效率(PAE)為 17.0 %。
本論文結合兩種功率結合技術，提升了 K 頻帶的輸出功率，首先使用變壓器 功率結合技術實現功率電晶體元件之功率結合，在 K 頻帶以較小的晶片尺寸達到 不錯的輸出功率，再來為了要提升變壓器結合之功率放大器的輸出功率，使用了 變壓器電流結合技術，進一步提升輸出功率。
1.4 論文架構
本論文總共分成五個章節，針對功率放大器進行電路晶片設計與實現，圖 1-2 為論文架構圖，第一章為緒論，介紹研究背景與動機還有文獻探討。第二章為介 紹功率放大器在無線通訊發射器中的定位及設計功率放大器時該考量的重要參 數，亦會分析不同偏壓狀態選擇的放大模式功率放大器種類，第三章和第四章為 本論文兩個電路設計與實現，第五章對第三、四章所設計電路之歸納與總結。
5 第一章 緒論