第二章 頻率合成器系統架構與設計
3.1 壓控振盪器
3.1.1 壓控振盪器的基本理論
雖然有很多種類的振盪器可以提供設計者選擇，但是由於頻率合成器必須要 提供盡量接近單一頻率的正弦波給混波器，以避免其他次諧波干擾混波的結果。
所以使用有共振腔的振盪器，較能提供需要的訊號。雖然石英振盪器的輸出相位 雜訊非常好，但是到達 100MHz 的振盪頻率已經是很昂貴的花費。還有其它有大 體積共振腔的振盪器，也非我們追求 SOC 的目標。所以簡單由電感和電容形成的 共振腔，便是很好的選擇。
不論是哪一種的振盪器設計，都是一個「正迴授」的迴路。根據巴克豪森準
則（Barkhausen criterion），在欲振盪的頻率下，迴路增益的相角必須是零，
且迴路增益的大小必須大於等於 1。關於這一類的電路分析，一般電子學的教科 書[7]都可以找到說明。在此我們採用另一種分析方法-負電阻分析法。如圖 3.1 我們可以把振盪器分成兩部分，一部份是會提供能量的負電阻產生器，另一部份 是選擇振盪頻率的共振腔。由於一個不完美的共振腔會有能量的損耗，所以使用 負電阻產生器補償共振腔的損耗，於是振盪持續產生。
圖 3.1 負電阻振盪器概念圖 圖 3.2 單一電晶體振盪器
圖 3.3 計算輸入阻抗的小訊號模型
下面將使用負電阻分析法分析單一顆電晶體振盪器。如圖 3.2 所示，圖上並
沒有畫出偏壓電路。其中 Z1、Z2、Z3 的阻抗分別以 jX 、1 jX 、2 jX 表示，若3 Xi
（Hartley）振盪器；若 Z1、Z2 為電容，Z3 為電感，則此形式的振盪器為柯比
茲（Colpitts）振盪器。在哈特萊振盪器中，（3.1）會變成
2 3
由於Z 為串聯表示式，所以須把並聯的電阻電感改為串聯的電阻電感，如圖 3.4in
另一種電容電感振盪器為交錯耦合（cross-coupled）電容電感振盪器，如
/ tank 寄生電導所產生的熱雜訊（thermal noise）的功率與振盪訊號功率的比值，加 上一些推導與量測所發表的相位雜訊表示式[8]：
sig sig
v f FkT
log∆ω
所發表的時變相位雜訊理論（Time Invariant Phase Noise Theory）[9]。Hajimiri
認為時變本來就是振盪器的性質之一，若要較準確預測相位雜訊，必定要引入時
變的概念。他是藉由脈衝敏感函數（ISF, Impulse Sensitivity Function）Γ( )x
來引入時變。Γ( )x 是波形或著可說是物理上所說的相圖（Phase diagram）的函
荷。而輸出額外相位可以經相位調變的方式，得到相位雜訊的頻譜。經由一些特
（Equipartition Theorem of Thermodynamics），在絕對溫度 T，每一個系統的 獨立自由度在平衡時有平均能量
2
0
vn =kTω2L （3.16）
我們將（3.16）除以（3.11）可得雜訊載波比（noise to carrier ratio），
2 2 2
2 0 tank
2 2 2
0 limit
/
圖 3.8 RC 網路四相位產生器
VDD
+ Vout
-+ Vin
-gmVin Z -R
+ Vout
-（a） （b）
圖 3.9 （a）振盪器與耦合差動對，（b）簡單小訊號模型
圖 3.10 兩個振盪器與耦合差動對串接的小訊號模型
為了探討為何此架構能夠產生四相位的輸出，我們先看圖 3.9 的架構[12]。
在圖 3.9(a)中為一個差動對與一個振盪器串接，為了方便起見，我們省略掉其 中的電容。Z 表示除了負電阻-R 以外其它的阻抗。如果Vin的頻率與振盪器的振
盪頻率相同，則 會與 同相位。假使我們將兩個同樣的此電路串接後，小訊 號模型如圖 3.10 所示。根據電路分析可以得到
Vout Vin
1 1 2
m
g V RZ V Z R
− = −
− （3.18）
2 2 1
m
g V RZ V Z R
− = −
− （3.19）
。若將上兩式相除可得
2 2
1 1 2 2 0
m m
g V −g V = （3.20）
如果（3.20）在gm1 = −gm2的情況下，我們將可以得到V1 = ±jV2，這表示 與 相位上相差 90∘。這樣的電路，將如圖 3.11 所呈現。
V1 V2
圖 3.11 四相位輸出的交錯耦合振盪器
圖 3.12 本論文的四相位壓控振盪器
本論文所設計的四相位壓控振盪器如圖 3.12 所示。如上一小節所說，一般 為了降低相位雜訊須使振盪器的輸出波形很對稱，振盪器會設計成完整交錯耦合 振盪器，也就是在共振腔的上下方各為由 PMOS 和 NMOS 所組成的負電阻產生器，
波形的上推下拉均是由電晶體所推動。如果要產生四相位輸出，就必須要另外加 四顆電晶體來交錯相接，此時線路會很複雜。所以我們設計的電路便將原本用來 產生負電阻的 NMOS，交錯互接之後，用來產生四相位輸出，並且可以與振盪器 共用偏壓電流，降低功率損耗。為什麼不使用 PMOS 的部份而使用 NMOS 的呢？因 為 PMOS 的載子電洞會經由埋藏層（buried layer）通過，而不會直接經過氧化 層和矽基板之間有不少缺陷的介面，因此 PMOS 的閃爍雜訊會比 NMOS 少[13]。在
前面有討論過，由於閃爍雜訊對相位雜訊有很大的貢獻，因此便選擇 NMOS 的部 份來處理。除此之外，我們也使用 PMOS 當作偏壓電流源移到上方，並且使電晶
體的尺寸盡量加大。因為由閃爍雜訊的數學模型
2 1
n ox
V K
C WL f
= ⋅ （3.21）
可知當尺寸越大時，閃爍雜訊將會越低。
負電阻大小的選擇除了關係到會不會起振，也關係到輸出的振幅大小。負電 阻太大時，供應的偏壓電流也比較大，起振時，當主頻率的波形成長到一定的大 小後，由於電晶體的非線性，會使其他諧波的大小增加。為了避免能量浪費在不 想要的諧波上，根據 Gonzalez 的推導[14]，負電阻為被補償電阻的三倍大，可 以最大化輸出功率。如此也可以避免因製程飄移而使得電路無法起振。用來產生 四相位的 NMOS，必須調整尺寸使其將波形拉下的能力與 PMOS 的推上相等，使相 位雜訊最小，而不是盡量加大尺寸使閃爍雜訊變小。
圖 3.13 PMOS 可變電容特性曲線圖 為了可以調整頻率，我們在共振腔內使用可變電容，此電容是以 PMOS 實現 的 MOS 電容，其特性曲線如圖 3.13 所示。當電壓增大時，容值會逐漸上升，最
後達到一個最大值。相反的，電壓減少時，容值會逐漸下降，最後到達最小值。
選用 MOS 電容，而沒有選用二極體電容的原因是，對於相同的容值，MOS 電容可 以較少的面積達成。另外，以此種電容實現的壓控振盪器，其增益會是負的。因 為當電壓增加，電容變大，則振盪頻率變小。在圖 3.12 中，在共振腔內有 MIM
（metal-insulator-metal）電容參與構成共振腔，這是因為 MIM 電容的 Q 值較 高，如此整個共振腔的 Q 值也將會提高。但會有一個缺點，因為加了 MIM 電容後，
可變電容的電容變化率在整個電容值所佔的比率便會降低，所以壓控振盪器的頻 率可調範圍便會縮小。又容值越大的 MIM 電容，其 Q 值越大。所以在相位雜訊與 可調頻率範圍之間是需要取捨的。
為了更降低相位雜訊，使偏壓電流的雜訊降低是十分重要的，因為它會貫穿 整個振盪路徑。所以我們加了一顆大電容 在偏壓電流的輸出端，在模擬時，
可以明顯地看到在這個節點的漣波變小了。且根據前人的實驗[15]，除了加上 之外，要接到 VDD 的打線（bonding wire）其電感效應也會使相位雜訊降 低。
bypass
C
bypass
C
訊號輸出前，必須經過緩衝級後，才能輸出到其它的電路。因為如果不接緩 衝級，外界的負載便會影響共振腔，使振盪頻率改變，而且相位雜訊也會大大不 同。我們在這裡使用 PMOS 的共源架構當緩衝級，PMOS 的汲極即為輸出。在量測 時，需在其後加上匹配網路，否則量測儀器只有 50Ω 的負載會使得輸出功率很 小。
3.1.4 模擬結果一
壓控振盪器的模擬結果展現在圖 3.14、圖 3.15、圖 3.16、圖 3.17、圖 3.18，
分別是四相位輸出波形、諧波頻譜、相位雜訊、可調頻率範圍及輸出功率與輸出 頻率的關係，表 3.1 列出了壓控振盪器的詳細規格。核心偏壓電流為 5.75mA，
而整個壓控振盪器（含緩衝級）共消耗 48.41mW。在圖 3.14 中，可以看到四個 輸出的波形分別相差 90∘，而且波形相當對稱，振幅約為 190mV，振盪頻率為 2.454GHz。
0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8
0.0 2.0
-0.1 0.0 0.1
-0.2 0.2
time, sec
ts(Vout1[m1,::])ts(Vout2[m1,::])ts(Vout3[m1,::])ts(Vout4[m1,::])
圖 3.14 四相位輸出波形
在圖 3.15 中，含有一個主頻率訊號，和其他 14 個諧波。主頻率的輸出功率 為-5.296dBm，而第一個諧波比主頻率訊號低了約 31dBm。
圖 3.15 輸出訊號各諧波頻譜
圖 3.16 的相位雜訊是在振盪頻率為 2.454GHz 下所模擬的結果。其在 offset frequency 為 100KHz 時為-98.28dBc/Hz，在 offset frequency 為 631kHz 時為 -115.6dBc/Hz。
m3noisefreq=100.0kHz pnfm[m1,::]=-98.288
m4noisefreq=681.3kH pnfm[m1,::]=-115.6
1E4 1E5
1E3 1E6
-100 -80 -60
-120 -40
noisefreq, Hz
pnfm[m1,::]
m3
m4
pnmx[m1,::]
圖 3.16 相位雜訊頻譜
圖 3.17 為可調頻率範圍。在控制電壓 0.8V 時，振盪頻率為 2.435GHz。可
調頻率範圍為 2.25GHz 到 2.68GHz，中心頻率為 2.465GHz，增益約為-450MHz/V。
m5Vcont=0.800 freq[1]=2.435E9
freq[1], GHz
m5
圖 3.17 控制電壓對輸出頻率作圖
圖 3.18 是輸出功率與控制電壓的關係圖。由於匹配網路的關係，當頻率越 高時，最後傳輸到 50Ω 負載的功率也越少。
m6Vcont=0.800
dBm(Vout1[::,1])=-5.210 m6Vcont=0.800
dBm(Vout1[::,1])=-5.210
規格 數值
電源供應電壓 2.5V
消耗功率 48.41mW(buffer 佔 34.3mW)
輸出功率 -5.29dBm
壓控振盪器中心頻率 2.465GHz 可調頻率範圍 2.25GHz~2.68GHz
控制電壓範圍 0V~2.0V
各輸出波形相位差 90 度
Phase Noise@fo=2.4GHz -98.288dBc@100KHz Ko(MHz/V)(線性區) -417.5
表 3.1 壓控振盪器規格表 3.1.5 佈局考量
佈局在積體電路設計上，是一個很重要的議題。相同的電路，相同的參數設 計，不一樣的佈局便會有不一樣的結果產生。這情形在射頻或類比積體電路上尤 其明顯。線寬太細，寄生電阻會很大，而且當通過電流很大時，由於載子衝刷金 屬線，時間久了會使金屬線有斷路的可能，產生可靠度的問題。但是金屬線太寬，
寄生電容會變大。在高頻的情況下，也必須考慮金屬線的電感效應，增加預測的 不確定性。並且訊號線靠太近時，兩個訊號會相互耦合影響，路徑的長短會造成 訊號相位的變化，所以佈局在射頻電路上也是重要的課題。
雖然說我們在電路設計上，盡量把元件擺的對稱，但是在佈局上的對稱才是 實際影響電路表現的重要因素。若佈局中不注意對稱，相位雜訊的表現會很差。
電晶體必須平均分佈以利匹配，四個相位的輸出路徑更要盡量等長，否則輸出相 位差可能會偏離 90∘。圖 3.19 為壓控振盪器的平面佈局圖
VDD VDD
Vcont Vbias
Vout1 Vout2
Vout3 Vout4
GND VDD
Vtail
圖 3.19 壓控振盪器平面佈局圖 3.1.6 模擬結果二
在模擬結果一的壓控振盪器其晶片製作好了之後，經過量測，發現振盪頻率 有偏移的現象，量測結果可見於第四章。所以，把量測所得的寄生電容再考慮進
在模擬結果一的壓控振盪器其晶片製作好了之後，經過量測，發現振盪頻率 有偏移的現象，量測結果可見於第四章。所以，把量測所得的寄生電容再考慮進