第二章 頻率合成器系統架構與設計
3.1 壓控振盪器
3.1.3 電路實現與設計考量
圖 3.8 RC 網路四相位產生器
VDD
+ Vout
-+ Vin
-gmVin Z -R
+ Vout
-（a） （b）
圖 3.9 （a）振盪器與耦合差動對，（b）簡單小訊號模型
圖 3.10 兩個振盪器與耦合差動對串接的小訊號模型
為了探討為何此架構能夠產生四相位的輸出，我們先看圖 3.9 的架構[12]。
在圖 3.9(a)中為一個差動對與一個振盪器串接，為了方便起見，我們省略掉其 中的電容。Z 表示除了負電阻-R 以外其它的阻抗。如果Vin的頻率與振盪器的振
盪頻率相同，則 會與 同相位。假使我們將兩個同樣的此電路串接後，小訊 號模型如圖 3.10 所示。根據電路分析可以得到
Vout Vin
1 1 2
m
g V RZ V Z R
− = −
− （3.18）
2 2 1
m
g V RZ V Z R
− = −
− （3.19）
。若將上兩式相除可得
2 2
1 1 2 2 0
m m
g V −g V = （3.20）
如果（3.20）在gm1 = −gm2的情況下，我們將可以得到V1 = ±jV2，這表示 與 相位上相差 90∘。這樣的電路，將如圖 3.11 所呈現。
V1 V2
圖 3.11 四相位輸出的交錯耦合振盪器
圖 3.12 本論文的四相位壓控振盪器
本論文所設計的四相位壓控振盪器如圖 3.12 所示。如上一小節所說，一般 為了降低相位雜訊須使振盪器的輸出波形很對稱，振盪器會設計成完整交錯耦合 振盪器，也就是在共振腔的上下方各為由 PMOS 和 NMOS 所組成的負電阻產生器，
波形的上推下拉均是由電晶體所推動。如果要產生四相位輸出，就必須要另外加 四顆電晶體來交錯相接，此時線路會很複雜。所以我們設計的電路便將原本用來 產生負電阻的 NMOS，交錯互接之後，用來產生四相位輸出，並且可以與振盪器 共用偏壓電流，降低功率損耗。為什麼不使用 PMOS 的部份而使用 NMOS 的呢？因 為 PMOS 的載子電洞會經由埋藏層（buried layer）通過，而不會直接經過氧化 層和矽基板之間有不少缺陷的介面，因此 PMOS 的閃爍雜訊會比 NMOS 少[13]。在
前面有討論過，由於閃爍雜訊對相位雜訊有很大的貢獻，因此便選擇 NMOS 的部 份來處理。除此之外，我們也使用 PMOS 當作偏壓電流源移到上方，並且使電晶
體的尺寸盡量加大。因為由閃爍雜訊的數學模型
2 1
n ox
V K
C WL f
= ⋅ （3.21）
可知當尺寸越大時，閃爍雜訊將會越低。
負電阻大小的選擇除了關係到會不會起振，也關係到輸出的振幅大小。負電 阻太大時，供應的偏壓電流也比較大，起振時，當主頻率的波形成長到一定的大 小後，由於電晶體的非線性，會使其他諧波的大小增加。為了避免能量浪費在不 想要的諧波上，根據 Gonzalez 的推導[14]，負電阻為被補償電阻的三倍大，可 以最大化輸出功率。如此也可以避免因製程飄移而使得電路無法起振。用來產生 四相位的 NMOS，必須調整尺寸使其將波形拉下的能力與 PMOS 的推上相等，使相 位雜訊最小，而不是盡量加大尺寸使閃爍雜訊變小。
圖 3.13 PMOS 可變電容特性曲線圖 為了可以調整頻率，我們在共振腔內使用可變電容，此電容是以 PMOS 實現 的 MOS 電容，其特性曲線如圖 3.13 所示。當電壓增大時，容值會逐漸上升，最
後達到一個最大值。相反的，電壓減少時，容值會逐漸下降，最後到達最小值。
選用 MOS 電容，而沒有選用二極體電容的原因是，對於相同的容值，MOS 電容可 以較少的面積達成。另外，以此種電容實現的壓控振盪器，其增益會是負的。因 為當電壓增加，電容變大，則振盪頻率變小。在圖 3.12 中，在共振腔內有 MIM
（metal-insulator-metal）電容參與構成共振腔，這是因為 MIM 電容的 Q 值較 高，如此整個共振腔的 Q 值也將會提高。但會有一個缺點，因為加了 MIM 電容後，
可變電容的電容變化率在整個電容值所佔的比率便會降低，所以壓控振盪器的頻 率可調範圍便會縮小。又容值越大的 MIM 電容，其 Q 值越大。所以在相位雜訊與 可調頻率範圍之間是需要取捨的。
為了更降低相位雜訊，使偏壓電流的雜訊降低是十分重要的，因為它會貫穿 整個振盪路徑。所以我們加了一顆大電容 在偏壓電流的輸出端，在模擬時，
可以明顯地看到在這個節點的漣波變小了。且根據前人的實驗[15]，除了加上 之外，要接到 VDD 的打線（bonding wire）其電感效應也會使相位雜訊降 低。
bypass
C
bypass
C
訊號輸出前，必須經過緩衝級後，才能輸出到其它的電路。因為如果不接緩 衝級，外界的負載便會影響共振腔，使振盪頻率改變，而且相位雜訊也會大大不 同。我們在這裡使用 PMOS 的共源架構當緩衝級，PMOS 的汲極即為輸出。在量測 時，需在其後加上匹配網路，否則量測儀器只有 50Ω 的負載會使得輸出功率很 小。