與射頻電路之共模擬與量測

共模擬選擇使用之射頻電路為一簡單的壓控振盪器(voltage control oscillator, VCO)，圖 4-12 為其電路結構。改變電路中的控致電壓 Vtune即可改變NMOS 電

並與參考板作比較。模擬所使用的軟體是為ADS (Advanced Design System)。

將壓控振盪器的振盪頻率調至約3.45 ~ 3.46GHz，此頻率位於光子晶體電源

圖4-12 共模擬所使用之壓控振盪器電路

圖4-13 光子晶體電源層與射頻電路之共模擬示意圖

(a)

(b)

圖4-14 共模擬所得壓控振盪器之輸出訊號頻譜 (a)參考板 (b)光子晶體電源層

訊號的各諧波項及電路的非線性與電源層雜訊作用所導致，當電源雜訊頻率越靠 近輸出訊號頻率時，這些雜訊越容易產生，也越靠近輸出訊號。由此可得之，當 電源層雜訊頻率越靠近輸出訊號頻率時，此前後兩雜訊突起越明顯，輸出訊號的 品質越遭。

由於並無與壓控振盪器相符之電路晶片可供量測比較，故為了驗證以上模 擬結果，我們設計了一類似模擬設定之量測機制，觀察量測結果與模擬之趨勢是 否一致。圖 4-15 為量測所使用之光子晶體電源層測試板，為混合型的貫孔式光 子 晶 體 電 源 層 ， 第 一 訊 號 層 與 電 源 層 及 接 地 層 與 第 四 訊 號 層 之 距 離 均 為 0.12mm，電源層與接地層之距離則為 1.36mm，兩週期結構之晶格常數 a 均為 9mm，而使用的高介電圓盤半徑 R 分別為 1.45mm 與 2mm，基底介質為 FR4，

其介電常數為4.4，高介電材質之介電常數為 90，而此設計之電源層其截止頻帶 由色散圖評估約為3.2 ~ 6.2GHz。

圖 4-16 為光子晶體電源層測試板和參考板的 S21量測結果，量測之兩觀測 埠port1 和 port2 的位置如圖 4-15 中所示，所使用的量測儀器為向量網路分析儀 (VNA)。若以 -30dB 的衰減量作為截止頻帶的邊界，測試板的截止頻帶約由

圖4-15 量測所使用之混合型貫孔式光子晶體電源層測試板

圖 4-16 光子晶體電源層測試板與參考板之 S21量測結果

圖4-17 壓控振盪器受電源雜訊干擾之量測設置圖

2.8GHz 至 9GHz，較色散圖模擬評估的截止頻帶範圍 3.2～6.2GHz 更寬頻；由於 使用的板材為FR4，其損耗係數(Dissipation Factor, DF) 較大，在高頻時損耗較 大降低 S21量測結果，故造成 S21量測所界定之截止頻帶較色散圖評估之截止頻 帶為寬頻，但與參考板相比，依然有其雜訊抑制效果。相較於參考板，在截止頻 帶測試板最高可達50dB 的雜訊抑制效果，平均則有約 30dB 的雜訊抑制效果。

圖4-17 為量測機制的設置圖，利用 Bias Tee (Mini-circuit ZX85-12G) 將電 源供應器輸出之直流電壓，與訊號產生器輸出的作為雜訊的單頻交流訊號混合，

將此直流加上交流的訊號作為電路板之電源輸入，在電路板之左端匯入；量測所 選用的壓控振盪器之型號為 Mini-circuit ROS-3360+，將其設置於電路板右端，

利用中間的光子晶體電源層抑制電源層雜訊。使用電源供應器作為 Vtune 之電

(a)

(b)

圖4-18 量測所得壓控振盪器之輸出訊號頻譜 (a)參考板 (b)光子晶體電源層

第五章 結論

由於高速數位電路的發展朝向高工作頻率、低電壓準位、高密集電路佈局 發展及晶片體積縮小化，故電源完整度的問題也越來越不容忽視，在電源層與接 地層中所傳播的同步切換雜訊也越來越嚴重。本論文針對此問題，先對目前發展 出對於此雜訊的抑制方法作介紹；接著對於光子晶體電源層對同步切換雜訊的抑 制原理與雜訊抑制頻帶的設計作詳盡的說明。

基於光子晶體電源層在製作過程時遇到的困難，我們提出了兩種結構去解 決此問題，一為高介電連通柱束光子晶體結構，利用此結構可克服高介電材質之 介電常數不易作變化的問題，可藉由一介電常數較高的介電材質等效出許多介電 常數較低的等效介電材質，而光子晶體電源層的頻帶設計準則同樣可應用於此結 構。

另一結構是為低成本且目前即可實作於印刷電路板的貫孔式光子晶體電源 層結構，利用此結構可克服在製成中高介電材質不易埋入電源層與接地層的問 題，而比對模擬分析與實際量測結果顯示，此結構同樣有其雜訊抑制的效果。同 時，針對電源層雜訊對射頻電路的影響，而光子晶體電源層對此之改善，在此也 藉由模擬與量測作分析探討。