薄膜電晶體漏電流來源之探討

從薄膜電晶體漏電流可能的來源，透過電性的量測及分析的手法，來進行釐清與討 論。其漏電流路徑的機制已在第一章節說明，可分為四大部份。(1)閘極氧化層漏電流 (Gate oxide leakage)。(2)閘極引發汲極漏電流(Gate induced drain leakage)。(3)接面漏電流 (Junction leakage)。(4)通道漏電流(Channel leakage)。將在其下進行一一檢視及探討。

1. 閘極氧化層漏電流(Gate oxide leakage)

如圖 2-6 閘極漏電流的比較曲線圖所示，元件尺寸為 W=15μm、L＝10μm。兩組的 元件的汲極電流(Id)完全等於源極電流(Is)，而且伴隨著的閘極電流相當的小，幾乎是機 台背景的雜訊值。由此可以說明漏電流應該來自上述的其餘三個原因。

圖 2-6 閘極漏電流比較曲線圖

Device Parameters Unit NILC w/o CF₄ plasma(ref.) NILC w/i CF₄ plasma Characteristic improved

Filed-effect mobility μfe cm²/V.s 66.8 71.8 ↑7.6%

Subthreshold slope S.S V/dec 2.1 1.5 ↓0.6

Threshold volatge Vth V 8.0 4.4 ↓3.6

On/Off current ratio Ion/Ioff 10⁶ 3.21 6.93 ↑116%

Minimum off current Ioff.min 10^-12A/um 73.8 47.3 ↓36%

Trape-state density N_t 10¹¹/cm² 8.40 5.53 ↓2.87

-10 0 10 20 30 NILC w/o CF₄ plasma(ref.)

Id -Is Ig

C ur ren t ( A )

Gate Volatge (V)

-10 0 10 20 30

(Vd=5.1V)

NILC-TFTs IV Curve (L/W=10um/15um)

Id -Is Ig

2. 閘極引發汲極漏電流(Gate induced drain leakage)

將 不 同 通 道 長 度 元 件 的 特 性 曲 線 圖 ， 重 疊 在 一 張 圖 上 ， 通 道 長 度 分 別 為 2um/3um/5um/7um/10um/15um/20um，汲極量測電壓包含了 0.1V 與 5.1V，如圖 2-7 閘極 引發汲極漏電流比較曲線圖所示。其中漏電流差值(dIoff)，是在 Vg=-10V、Vd=0.1V 與 Vd=5V 下，汲極電流的差值。最小漏電流(Ioff.min)，則為在 Vd=5.1V 下，汲極電流的 最小值。

隨著閘極電壓不斷地往負電壓增加時，可以觀察到在不同通道長度的汲極電流幾乎 沒有明顯變化，如圖 2-8 所示，其值與通道長度無關，因此可以判定在這個區域的漏電 流來自閘極引發汲極漏電流(Gate induced drain leakage)機制。而最小漏電流(Ioff.min)的 比較圖，如圖 2-9，與通道長度呈現一定比例關係，通道長度愈短漏電流愈大，其漏電 from left to right

NILC w/i CF₄ plasma NILC w/o CF₄ plasma(ref.)

Vd=5.1V Vd=0.1V

D rai n C ur ren t ( A )

Gate Volatge (V)

-10 0 10 20 30

Lg=2/3/5/7/10/15/20um from left to right

Vd=5.1V Vd=0.1V

NILC-TFTs Vgid Curve (L/W=Varied/15um)

圖 2-8 漏電流差值(dIoff)比較圖

圖 2-9 最小漏電流(Ioff.min)比較圖

3. 接面漏電流 (Junction leakage)

主要利用活化能(Ea)在固定汲極電壓差下，來檢視及比較接面漏電流的大小。活化 能值的計算來自於在不同溫度下最小漏電流的變化，如公式(2-3)決定[39]。

𝐼𝐼𝑜𝑜𝑓𝑓𝑓𝑓 = 𝐼𝐼0× 𝑓𝑓𝑜𝑜𝑒𝑒 �−_{𝐾𝐾𝐾𝐾}^{𝐸𝐸𝐸𝐸}� (2-3) 將不同閘極電壓下的活化能計算出來，並對固定汲極電壓差下的活化能差值(dEa) 也一併算出，如圖 2-10 所示。在觀測負閘極電壓下的活化能差值時，可以發現兩組的 活化能差值幾乎一樣，因此說明了對於接面漏電流抑制能力差不多，即相對的接面漏電 流值應該是相似的。

0 2 4 6 8 10 12 14 16 18 20 22

10^-11 10^-10 10^-9 10^-8

NILC-TFTs dIoff Curve (L/W=Varied/15um)

Delta Drain Off Current (A)

Channel Length (um)

NILC w/o CF₄ plasma(ref.) NILC w/i CF₄ plasma

0 2 4 6 8 10 12 14 16 18 20 22

10^-11 10^-10 10^-9 10^-8

NILC-TFTs Ioff.min Curve (L/W=Varied/15um)

Minimum Drain Off Current (A)

Channel Length (um)

NILC w/o CF₄ plasma(ref.) NILC w/i CF₄ plasma

圖 2-10 活化能及其差值比較圖 4. 通道漏電流(Channel leakage)

通道漏電流可分成三個部份，主要來自(1)通道電場擊穿效應；(2)汲極施加電壓引 發晶格能障下降，而產生漏電流增加；(3)金屬殘留所產生的漏電流路徑。

通道電場擊穿效應將由幾個參數來檢視，首先為觀察通道擊穿電壓在不同的通道長 度下的值，如圖 2-11 所示，選定分析的元件尺寸為 L/W=10um/15um，其通道長度 10um 為安全操作範圍，其操作電壓可以大於 30V 以上。同時，臨界電壓與次臨界斜率在此尺 寸下也沒有短通道效應(short channel effect)，如圖 2-12。所以，可以說明在此實驗的分 析尺寸在兩組元件上都沒有通道擊穿的問題。

NILC-TFTs Ea Curve (L/W=10um/15um)

Activation Energy (eV)

Gate Voltage (V)

NILC w/o CF₄ plasma(ref.)

60 NILC-TFTs VPT Curve (L/W=Varied/15um)

Punch Through Volatge (V)

Channel Length (um)

NILC w/o CF₄ plasma(ref.) NILC w/i CF₄ plasma

圖 2-12 短通道效應(Short channel effect)曲線圖

(a)臨界電壓與通道長度關係圖圖 (b)次臨界斜率與通道長度關係圖

汲極施加電壓引發晶格能障下降的檢視，可由捕捉缺陷密度 N_t (trap state density)來 檢視，利用 Levinson’s equation 計算出捕陷密度的計算，如公式(2-4)[44]，藉由在低 Vd 與高 Vg 的條件下，以 ln[Id/((Vgs–Vth)*Vd)] versus 1/(Vgs–Vth)²作圖求其斜率，再由公 式(2-5)計算出捕陷密度 N_t。圖 2-13 為捕陷密度與通道長度關係圖，可以看到 CF₄ plasma

NILC-TFTs Vth Roll-off Curve (L/W=Varied/15um)

Threshold Volatge (V)

Channel Length (um)

NILC w/o CF₄ plasma(ref.)

NILC-TFTs S.S. Curve (L/W=Varied/15um)

Sub-threshold Slope (V/Dec.)

Channel Length (um)

NILC w/o CF₄ plasma(ref.)

NILC-TFTs N_t Curve (L/W=Varied/15um)

Grain Boundary Trap Density (1/cm2 )

Channel Length (um)

NILC w/o CF₄ plasma(ref.) NILC w/i CF₄ plasma

(a) (b)

金屬殘留所引發漏電流路徑探討，在上述章節 2.4.1 證明了經過四氟化碳電漿表面 處理的方法後，確實可以藉由氟與矽原子形成鍵結來降低捕陷密度，並可透過 CF4 plasma 對主動區輕微地表面蝕刻，來減低鎳金屬雜質在閘極氧化層界面處的含量，並大幅度地 改善了元件的操作特性。雖然在接面漏電流抑制沒有明顯地改善，但因主動區捕陷密度 及閘極氧化層界面附近的鎳金屬雜質，均有效的降低，故仍然有較佳的最小漏流改善幅 度。